低功率架构设 备与典型设备之间链路范围与调制和编码方案（MCS)比较的曲线图1100的实施例。图IB 提供了 4种不同的配置的链路距离的衰减，作为MCS的函数。存在两个设备，典型的设备， 其没有修改，使用发送机前端中的功率放大器来操作，具有每毫瓦15分贝（dBm)的发送功 率，以及新的低功率架构设备，使用新架构的实施例来操作。为2. 4GHz和900MHz两者计算 链路预算，以示出相对性能。如在图中所见的，对于"典型的设备"，900MHz的链接提供范围 上的显著增加。有趣的点在于，当典型的2. 4MHz的设备与低功率900MHz的设备相比时，这 两者提供相当的链路预算，并且因此，提供几乎相同的覆盖。额外地，如果示出5GHz的设 备，900MHz会好得多。记住对于典型的设备、假设15dBm的标称传输输出功率，并且对于低 功率设备，我们假设功耗相当于操作在OdBm的设备。更高的功率是可能的，但是这里在假 设传感器设备将被设计成最小化成本和功耗之下假设15dBm。还可选地提供随后的电池寿 命分析的公平比较。
[0044] 图IC描述了使用256和1024个字节分组的标准的设备与新的低功率架构设备之 间的电池寿命比较的曲线图1200的实施例。完成分析，以比较使用新的低功率架构设备来 从功耗的角度提供的增益。在比较中，在少数场景中，这两个设备在电池寿命方面（假设AA 电池（1600毫安小时（mAHr))比较。假设典型的设备具有操作在15dBm的标称输出的功 率放大器、低噪声放大器和适当的A/D、D/A和滤波器以在所有的数据速率上支持这样的操 作。新的低功率设备的实施例没有功率放大器、低噪声放大器、以及更小的A/D和D/A。对 于分析，假设滤波中没有减少。因而，不为滤波减少假设功耗中的增益。假设这为小的增益 并且虽然有用，但是决定不包括在分析中。
[0045] 用于分析的系统参数为使用14纳米（nm)工艺实现的传感器，其假设0.01毫瓦 (mW)的睡眠模式功耗，对于这一情况，假设具有1/2码率的BPSK数据，描述的有效负荷为 256和1025个字节两者，具有14个字节的所接收的确认（ACK)。对于分析，发送周期从1 至10分钟搜索。设备在每个发送间隔（从1到10分钟）唤醒，发射数据，并且等待和接收 以及ACK，然后进入睡眠。
[0046] 图IC示出了假设256和1024个字节分组长度两者下的比较标准的设备与新的提 议的低功率架构的实施例的结果。如能够在图中看到的，相比于标准的设备，所提议的架构 提供了非常好的电池寿命。额外地，相比于其中电池的寿命实质上受到更长的有效负荷的 影响的标准的设备，有效负荷的增加仅仅轻微影响低功率架构。
[0047] 图ID描述了使用256和1024个字节分组的新的低功率架构设备相对于标准的设 备的电池寿命的百分比提高的曲线图1300的实施例。图ID示出了图IC中的使用256和 1024个字节分组的两种方法之间的电池寿命的百分比提高。显然，在传输频率更高处达到 最多的增益，因为当传输更不频繁时，功耗由睡眠功耗来支配。这一提高能够使用更好的睡 眠功率节省模式来提高。
[0048] 图2图示了装置以在无线网络中发送短的确认传递的实施例。该装置包括与媒体 访问控制（MAC)子层逻辑201耦接的收发机200。一般地，MAC子层逻辑201可以产生PPDU 以经由收发机200来发送。在本实施例中，MAC子层逻辑201可以发送确认。作为实例，MAC 子层逻辑201可以确定已经成功地从通信设备接收传输，并且可以命令收发机200的物理 层逻辑发送确认到通信设备，以确认传输的接收。
[0049] 收发机200包括接收机204和发送机206。发送机206可以包括信号处理逻辑206 和发送机前端212。信号处理逻辑208包括电路，用于处理经由天线阵列218的传输的分 组，诸如物理层协议数据单元（ProU)。信号处理逻辑206可以包括以下中的一个或多个： 编码器、调制器、正交频分复用器（OFDM)、数字波束形成器（DBF)和/或其它信号处理单元。 编码器可以接收去往来自MAC子层逻辑201的传输的数据。调制器可以接收来自编码器的 数据以将从编码器接收的二进制数据的每个块变换成能够在上变换和放大之后由天线来 发送的唯一的连续时间波形。调制器的输出可以馈送到OFDM以施加来自调制器的调制数 据到多个正交子载波上。并且OFDM的输出可以馈送到DBF以使用数字信号处理算法，该数 字信号处理算法操作在由天线元件的阵列接收以及发送的信号上，以独立地掌控多个空间 信道，以最大化发送到多个用户终端中的每个或者从多个用户终端中的每个接收的信号功 率。
[0050] 在某些实施例中，发送机206可以仅仅能够标准MCS 0到MCS 7的子集。作为实 例，发送机206可以仅仅支持单个流，该单个流由使用2x重复的码率1/2的二相相移键控 (BPSK)(此后称作MCS Or印2模式）、MCS 0 (BPSK，码率1/2)、MCS 1 (具有码率1/2的正交 相移键控（QPSK))和MCS 2 (具有码率3/4的QPSK)。
[0051] 发送机前端212可以与信号处理逻辑208耦接以在发送信号到接收机之前将信号 从数字转换成模拟。在本实施例中，发送机前端212可以在没有功率放大器的情况下以及 没有预失真电路的情况下操作，该预失真电路与在其它情况下将影响传输的失真相关联。 在进一步的实施例中，发送机前端212可以以比标准的设备更少的滤波来操作，在某些实 施例中，发送机前端212可以以比标准的设备更低的分辨率D/A来操作。
[0052] 在其它实施例中，发送机前端212可以包括低功率逻辑以进入低功率操作模式， 其中功率放大器被旁路和关闭，并且预失真电路被旁路。在进一步的实施例中，发送机前端 212可以减少滤波的级数，并且在某些实施例中，发送机前端212可以减小D/A的分辨率。
[0053] 收发机200还可以包括连接到天线阵列218的双工器216。因而，在这一实施例 中，单个天线阵列用于发送和接收两者。当发送时，信号通过双工器216,并且使用上变换 的信息承载信号来驱动天线。在传输期间，双工器216防止待发送的信号进入接收机204。 当接收时，由天线阵列接收的信息携带信号通过双工器216以从天线阵列传递信号到接收 机204。双工器216接着防止所接收的信号进入发送机206。因而，双工器216操作为开关 以交替地连接天线阵列元件到接收机204和发送机206。
[0054] 天线阵列218将承载信号的信息辐射成能够由接收机的天线接收的时变的、空间 分布的电磁能量。接着，接收机能够提取所接收的信号的信息。天线元件的阵列能够产生 能够掌控以优化系统性能的多个空间信道。互补地，接收天线处的辐射图案中的多个空间 信道的能够被分离成不同的空间信道。因而，天线阵列218的辐射图案可以是高度选择性 的。天线阵列218可以使用已有的印刷电路板金属化技术来实现。例如，微带、带状线、开 槽线、以及贴片都为天线阵列218的候选者。
[0055] 收发机200可以包括接收机204,用于接收、解调、以及译码信息承载信号。接收 机204可以包括接收机前端224。接收机前端224可以在没有低噪声放大器的情况下操作。 在某些实施例中，接收机前端224可以以比标准的设备更低的分辨率的A/D来操作，并且可 以以比标准的设备更少的滤波的级来操作。
[0056] 在其他实施例中，接收机前端224可以能够将低噪声放大器旁路并且关闭。在某 些实施例中，接收机前端224可以能够减少滤波的级数。并且在进一步的实施例中，接收机 前端224能够处理A/D转换的分辨率。
[0057] 在某些实施例中，信号处理逻辑226可以包括以下中的一个或多个：DBF、OFDM、解 调器以及译码器。所接收的信号从天线元件218馈送到DBF。DBF将N个天线信号变换成L 个信息信号。将DBF的输出馈送到OFDM。OFDM从多个子载波上提取信号信息，其中，信息 承载信号调制到该多个子载波上。解调器解调所接收的信号。并且，译码器译码从解调器 接收的数据，并且发送经译码的信息MPDU到MAC子层逻辑201。
[0058] 本领域技术人员将认识到收发机可以包括图2中未示出的大量的额外的功能，并 且将认识到接收机204和发送机206能够为不同的设备，而非被封装成一个收发机。作为 实例，收发机的实施例可以包括动态随机访问存储器（DRAM)、高速缓存、缓冲器、寄存器、基 准振荡器、滤波电路、同步电路、可能的多个频率转换级以及多个放大级等。进一步，图2中 示出的功能中的某些功能可以集成。例如，数字波束形成可以与正交频分复用集成。DRAM、 高速缓存、缓冲器、以及寄存器可以与任意组件耦接以用于存储和操纵数据，以完成这里所 讨论的数据处理。
[0059] 图3A-B描述了流程图300和350以使用如图2中图示的发送机和接收机来发送 和接收通信的实施例。参见图3A，流程图300开始于诸如为MAC子层逻辑1038的MAC逻辑 产生管理帧以请求在MCS 0-7(元素305)的子集内操作。MAC逻辑可以包括逻辑，该逻辑指 示操作的优选模式减少MCS的集合到子集。接着，MAC逻辑可以产生管理帧以与另一通信 设备协商MCS。
[0060] MAC逻辑可以接收对管理帧的响应，该响应指示接受限制MCS的使用到MCS 0-7的 子集（元素310)。在接收接受之后，MAC逻辑可以发送指示到PHY中的低功率逻辑以通知 低功率逻辑进入低功率操作模式（元素315)。低功率逻辑可以在响应中关闭、旁路电路， 该电路诸如为发送机前端中的功率放大器以及接收机前端中的低噪声放大器。在某些实施 例中，如果发送机前端包括预失真电路，低功率逻辑可以关闭并且旁路预失真电路。在仍然 其他实施例中，低功率逻辑可以减少