群话务的正常帧，其具有 GTK密钥ID 3(当前GTK)。
[0069] 在密钥更新规程期间，AP与所有其关联的STA执行群密钥握手以在STA(例如，由 群传输作为目标的所有站）处安装GTK密钥ID4。每个群密钥握手隐式地将用于具有短 MAC报头的帧的默认群密钥切换到新密钥ID4。
[0070] 当已经执行了所有群密钥握手之后，AP通过使用具有密钥ID4的正常群帧或通 过使用具有短MAC报头的群帧（其现在将也使用密钥ID4)来切换到新密钥。
[0071] 图5是根据本公开的各方面的用于由接收方装置进行无线通信的示例操作500的 框图。操作500可由诸如参与同接入点（AP)的会话的接收方站（RX-STA)之类的装置来执 行。
[0072] 在502,该装置接收来自设备的短分组，所述短分组缺少标识在该装置与该设备之 间商定的密钥的密钥ID字段。在504,该装置使用第一默认密钥ID对所接收到的短分组中 的一些进行解码。
[0073] 在506,该装置参与同该设备的密钥更新规程。在508,该装置在密钥更新规程之 后使用在密钥更新规程期间确立的第二默认密钥ID来对所接收到的短分组中的一些进行 解码。
[0074] 图6是根据本公开的各方面的用于由传送方装置进行无线通信的示例操作600的 框图。操作600可由诸如参与同接收方站的会话的接入点之类的传送方装置执行。
[0075] 在602,该装置使用第一默认密钥ID对缺少标识在该装置与设备之间商定的密钥 的密钥ID字段的第一短分组进行编码。在604,该装置参与同该设备的密钥更新规程。在 606,该装置在密钥更新规程之后使用在密钥更新规程期间确立的第二默认密钥ID来对缺 少密钥ID的第二短分组进行编码。在608,该装置传送第一和第二短分组。
[0076] 以上所描述的方法的各种操作可由能够执行相应功能的任何合适的装置来执行。 这些装置可包括各种硬件和/或软件组件和/或模块，包括但不限于电路、专用集成电路 (ASIC)、或处理器。一般而言，在存在附图中解说的操作的场合，那些操作可具有带相似编 号的相应配对装置加功能组件。例如，图5和6中解说的操作500和600分别对应于图5A 和6A中所解说的装置500A和600A。
[0077] 例如，用于传送的装置可包括图2中所解说的接入点110的发射机（例如，发射机 单元222)和/或（诸）天线224、或者图3中描绘的发射机310和/或（诸）天线316。用 于接收的装置可包括图2中所解说的接入点110的接收机（例如，接收机单元222)和/或 (诸）天线224,或者图3中描绘的接收机312和/或（诸）天线316。用于处理的装置、用 于确定的装置、用于检测的装置、用于扫描的装置、用于选择的装置、或用于终止操作的装 置可包括处理系统，该处理系统可包括一个或多个处理器，诸如图2中所解说的接入点110 的RX数据处理器242、TX数据处理器210和/或控制器230或者图3所描述的处理器304 和 / 或 DSP 320。
[0078] 根据某些方面，此类装置可由配置成通过实现以上所述的用于执行快速关联的各 种算法（例如，以硬件或通过执行软件指令）来执行相应功能的处理系统来实现。例如，用 于接收的装置可包括图2和3中示出的接收机单元，用于解码的装置可由执行从接收方装 置接收作为输入的短分组并使用（先前确立的）第一默认密钥ID来对短分组进行解码的 算法的处理系统来实现。而用于参与密钥更新规程的装置可由执行确立第二默认密钥ID 以供后续使用的算法的处理系统（例如，图2中示出的RX处理器）来实现。类似地，用于 进行编码的装置可由执行使用第一默认密钥ID来编码短分组的算法的处理系统（例如，图 2和3中示出的处理器之一）来实现，以及用于传送短分组的装置可被实现为图2或3中示 出的发射机单元中的任一个来实现。
[0079] 如本文所使用的，术语"确定"涵盖各种各样的动作。例如，"确定"可包括演算、计 算、处理、推导、研宄、查找（例如，在表、数据库或其他数据结构中查找）、探知及诸如此类。 而且，"确定"可包括接收（例如，接收信息）、访问（例如，访问存储器中的数据）及诸如此 类。而且，"确定"还可包括解析、选择、选取、确立及类似动作。
[0080] 如本文中所使用的，引述一列项目中的"至少一个"的短语是指这些项目的任何组 合，包括单个成员。作为示例，"a、b或c中的至少一者"旨在涵盖：a、b、c、a-b、a-c、b-c、 以及a-b-c。
[0081] 结合本公开描述的各种解说性逻辑块、模块、以及电路可用通用处理器、数字信号 处理器（ DSP)、专用集成电路（ASIC)、现场可编程门阵列（FPGA)或其他可编程逻辑器件 (PLD)、分立的门或晶体管逻辑、分立的硬件组件、或其设计成执行本文中描述的功能的任 何组合来实现或执行。通用处理器可以是微处理器，但在替换方案中，处理器可以是任何可 商业购得的处理器、控制器、微控制器、或状态机。处理器还可以被实现为计算设备的组合， 例如DSP与微处理器的组合、多个微处理器、与DSP核心协同的一个或多个微处理器、或任 何其它此类配置。
[0082] 结合本公开所描述的方法或算法的步骤可直接在硬件中、在由处理器执行的软件 模块中、或在这两者的组合中体现。软件模块可驻留在本领域所知的任何形式的存储介质 中。可使用的存储介质的一些示例包括随机存取存储器（RAM)、只读存储器（ROM)、闪存、 EPROM存储器、EEPR0M存储器、寄存器、硬盘、可移动盘、CD-ROM，等等。软件模块可包括单条 指令、或许多条指令，且可分布在若干不同的代码段上，分布在不同的程序间以及跨多个存 储介质分布。存储介质可被耦合到处理器以使得该处理器能从/向该存储介质读写信息。 替换地，存储介质可以被整合到处理器。
[0083] 本文所公开的方法包括用于实现所描述的方法的一个或多个步骤或动作。这些方 法步骤和/或动作可以彼此互换而不会脱离权利要求的范围。换言之，除非指定了步骤或 动作的特定次序，否则具体步骤和/或动作的次序和/或使用可以改动而不会脱离权利要 求的范围。
[0084] 所描述的功能可在硬件、软件、固件或其任何组合中实现。如果以硬件实现，则示 例硬件配置可包括无线节点中的处理系统。处理系统可以用总线架构来实现。取决于处 理系统的具体应用和整体设计约束，总线可包括任何数目的互连总线和桥接器。总线可将 包括处理器、机器可读介质、以及总线接口的各种电路链接在一起。总线接口可用于尤其将 网络适配器等经由总线连接至处理系统。该网络适配器可被用来实现PHY层的信号处理功 能。在接入终端120(见图1)的情形中，用户接口（例如，按键板、显示器、鼠标、操纵杆，等 等）也可以被连接到总线。总线还可以链接各种其他电路，诸如定时源、外围设备、稳压器、 功率管理电路以及类似电路，它们在本领域中是众所周知的，因此将不再进一步描述。
[0085] 处理器可负责管理总线和一般处理，包括执行存储在机器可读介质上的软件。处 理器可用一个或多个通用和/或专用处理器来实现。示例包括微处理器、微控制器、DSP处 理器、以及其他能执行软件的电路系统。软件应当被宽泛地解释成意指指令、数据、或其任 何组合，无论是被称作软件、固件、中间件、微代码、硬件描述语言、或其他。作为示例，机器 可读介质可以包括RAM(随机存取存储器）、闪存、ROM(只读存储器）、PROM(可编程只读存 储器）、EPR0M(可擦式可编程只读存储器）、EEPR0M(电可擦式可编程只读存储器）、寄存器、 磁盘、光盘、硬驱动器、或者任何其他合适的存储介质、或其任何组合。机器可读介质可被实 施在计算机程序产品中。该计算机程序产品可以包括包装材料。
[0086] 在硬件实现中，机器可读介质可以是处理系统中与处理器分开的一部分。然而， 如本领域技术人员将容易领会的，机器可读介质、或其任何部分可在处理系统外部。作为 示例，机器可读介质可包括传输线、由数据调制的载波、和/或与无线节点分开的计算机产 品，所有这些都可由处理器通过总线接口来访问。替换地或补充地，机器可读介质、或其任 何部分可被集成到处理器中，诸如高速缓存和/或通用寄存器文件可能就是这种情形。
[0087] 处理系统可以被配置为通用处理系统，该通用处理系统具有一个或多个提供处理 器功能性的微处理器、和提供机器可读介质中的至少一部分的外部存储器，它们都通过外 部总线架构与其他支持电路系统链接在一起。替换地，处理系统可以用具有集成在单块芯 片中的处理器、总线接口、用户接口（在接入终端情形中）、支持电路系统、和至少一部分 机器可读介质的ASIC(专用集成电路）来实现，或者用一个或多个FPGA(现场可编程门阵 列）、PLD(可编程逻辑器件）、控制器、状态机、门控逻辑