W获取所述各路传感数据的相位信 息。
[0050] 本方法采用FPGA作为信号处理平台，FPGA信号处理平台接收到多路的数字信号 后，将数字信号解时分复用，W获得每一路的传感数据，进而对各路传感数据进行并行计 算，在对各路传感数据检波后，将各路传感数据做反正切处理，W获取相位信息，并将相位 信息发送给上位机，由上位机进行显示、存储等。本发明能满足多个任务并行处理的要求， 有效的提高了数据处理的实时性和高效性。
[0051] 进一步地，步骤Sill具体包括：若干光纤检波器采集模拟信号，将采集到的模拟 信号经过时分复用的处理，并传输给模数转换模块；通过模数转换模块将多路模拟信号转 换为多路数字信号，并发送所述多路数字信号至FPGA信号处理平台。所述模数转换模块采 用设定的时间信号来区分每一路的数字信号，W防止在数据庞大的情况下出现错误，而且 模数转换模块具有转换速度快，精度高的优点。
[0052] 进一步地，步骤S112具体包括；FPGA信号处理平台接收所述模数转换模块发送的 所述多路数字信息，并根据上位机发送的延时参数，对所述多路数字信号进行分割处理，W 获取在时间轴上互不重叠的各路传感数据，并分炼所述各路传感数据。此处的延时参数与 所述设定的时间信号有相互对应的关系，W使FPGA信号处理平台能精确的区分每一路的 传感信号，具有高效和高精度的优点，而且每一路的传感数据在时间轴上互不重叠，增强了 传感数据在传输过程中的稳定性。
[0053] 具体的，FPGA信号处理平台接收到的一路的数字信号可W表示为：
[0054] / = ^ +公[C cos巧i +如+ &灼+脚灼]
[0055] 其中，I'为一路的数字信号，A为干设信号直流部分，B为干设信号交流部分，C为 载波调制深度，4。为初始相位差，A的为在t时刻信号引起的相位差，妍的为在t时刻外 界环境引起的相位差。
[0056] 在经过解时分复用后，一路的传感数据的表达式为：
[0057] / = +公cos[C COS岭+ A +妍] (1)
[0058] 表达式（1)中I为一路对应数字信号的传感数据，A即为解时分复用后和的《?>、(0 和妍(0，其中0 = <^、+妍，巫即为相位信息。
[0059] 通过贝塞尔函数可将表达式（1)改写为：
[0060]
[006。 其中J。似为0阶贝塞尔函数，心似为化阶贝塞尔函数，J2W似为化+1阶贝 塞尔函数。
[0062] 进一步地，步骤S113具体包括；将所述各路传感数据分别乘本振信号，W获取所 述各路传感数据对应的第一传感信息Ii，将所述各路传感数据分别乘本振信号二倍频，W 获取所述各路传感数据对应的第二传感信息l2,并对所述第一传感信息II和第二传感信息 12进行低通滤波处理，W获取所述第一传感信息I1的直流项i和第二传感信息I2的直流项 q。
[0063] 具体包括；数学原理上采用相位生成载波（PhaseGeneratedCarrier,PGC)解 调方案，将所述各路传感数据的表达式分别乘W本振信号的基频cos(?tt)和2倍频 〇〇3(2?。1:)，可1^得到^下两项：
[0064]
[00财 （3)式中等号右侧的两项分别为第一传感信息的直流项iW及载波频率的基 频项和倍频项，（4)式中等号右侧的两项项分别为第二传感信息的直流项qW及载波频率 的基频项和倍频项。其中ak和0k分别为相应频率项之前的系数。
[0066] 采用一个截止频率为"wtDff的低通滤波器滤除频率高于或等于《。的部分 (WcutDff《We)，可W得到直流项i和直流项q，如下：
[0067]
[0068]
[0069] 进一步地，步骤S114具体包括；对所述第一传感信息和第二传感信息的直流项采 sin0 用CO畑1C算法进行反正切处理，即通过表达式? =arcuin^^，求解〇 =A4灼
[0070]具体的；C0畑 1C(CoordinateRotationDigitalComputer,坐标旋转数字计算方 法）算法，其思想是用一系列角度的不断旋转，逼近所需旋转的角度。
[OCm] 如图2所示，初始向量（X。y;)旋转〇角度之后，得到向量，每次旋转角度 设为0，0的正切值都为2的倍数。
[007引点（X。y;)与点（Xj.，yp的关系可W用W下关系式表示：
[0073]
[0074] 用迭代的方式进行，则有
[00 巧]
[0076] 令每一步的I目J=arctan(2-n),n= 0, 1，. . .n,n为常数，得出巫=S(目n)，白n 的符号由旋转方向决定，逆时针旋转即为正，顺时针旋转则为负。
[0077] 求arctanbi/Xi)实际是将点（X。y;)经过若干步旋转到X轴正半轴上，累计旋转 的角度就是所求反正切值，该对于处于y轴右半平面的点都适合，即arctan(y/x)，X> 0的 情况都可W，所求反正切的值域在[-n/2, 31 /2]。对于X< 0的情况，先将X求反，用C0RDIC 算法求出反正切值后再加上31，求取的反正切值即可覆盖[-31/2,3 31/2]范围。
[0078] 由此，在使用C0RDIC算法求解相位时，只需要使用有限的几个寄存器用于暂存中 间的几个迭代变量，具有占用资源少的优点，而且计算的精度可视采用的寄存器位数而定， 一般使用一个24位的寄存器用来储存迭代的数值，就可W使得解调的相位精度达到1(T7， 已经远远满足实际应用的需求，具有高精度的优点。同时，在规定的精度范围内，迭代过程 可在有限步数内完成，如使用一个24位的寄存器用来储存迭代的数值，一般就可W控制迭 代次数在24步之内完成，具有速度快的优点。
[0079] 本发明还提供有另一种实施例的基于FPGA的数据解调方法，参照图3,本实施例 包括：
[0080] S211 ;接收光纤检波器发送的多路数字信号，所述多路数字信号均经过时分复用 处理；
[0081] S212 ;对所述多路数字信号进行解时分复用处理，W获取与各路数字信号分别对 应的传感数据；
[0082] S213 ;对各路传感数据分别进行检波W及低通滤波处理；
[0083] S214 ;对所述各路传感数据进行反正切处理，W获取所述各路传感数据的相位信 息；
[0084] 步骤S211~S214与图1所示的实施例的步骤Sill~S114相同，在此不再寶述；
[0085] S215 ;对所述相位信息进行抗混叠滤波处理；
[008引 S216 ;并对相位信息进行降采样处理；
[0087] S217 ;对所述相位信息进行高通滤波处理。
[0088] 具体的，相位信息表达式中的妍在物理上是一个低频量，为了得到真正有用的信 号A，在将最后的结果输出之前，还需要使用一个高通滤波器将辦从整体的相位信息〇中 滤除。所述步骤S217用于去除相位信息中的低频成分妍W及低频干扰，由于％的频率相比 较系统的采样率较低。为了降低该个高通滤波器的设计难度，在高通滤波器之前对数据进 行步骤S216,W减少数据传输速率和数据大小，而且降采样之前还设有步骤S215,W限定 载波的频率。
[0089] 本实施例中，进一步公开了具有优化作用的步骤S215、S216W及S217,高通滤波 能去除相位信息〇中的低频成分妍W及低频干扰；而且S216设置S217之前，能降低高通 滤波器的设计难度；S215设置在S216之前，W保证采样后获得信号不会产生混叠。
[0090] 进一步地，本方法还包括缓存所述相位信息，并将所述相位信息进行打包处理后 上传至上位机。
[0091] FPGA信号处理平台与上位机连接，在FPGA信号处理平台与上位机之间设置有数 模转换模块，FPGA信号处理平台在获得相位信息之后，将相位信息进行存储，并将相位信息 传输给数模转换模块，由数模转换模块将离散型的数字信号的相位信息转换为连续型的模 拟信号的相位信息，并在打包后传输给上位机。
[0092] 本发明还提供有一种基于FPGA的数据解调系统，参照图4,该系统包括数据采集 模块310、解时分复用模块320、数据处理模块340W及滤波运算模块330，
[0093] 数据采集模块310,用于接收光纤检波器发送的多路数字信号，所述多路数字信号 均经过时分复用处理；
[0094] 解时分复用模块320,用于对所述多路数字信号进行解时分复用处理，W获取与各 路数字信号分别对应的传感数据；
[0095] 滤波运算模块330,用于对各路传感数据分别进行检波W及低通滤波处理；
[0096] 数据处理模块340,用于对所述各路传感数据进行反正切处理，W获取所述各路传 感数据的相位信息。
[0097] 本发明实施例中，整个系统采用FPGA作为信号处理平台，FPGA信号处理平台接收 模数转换器发送的多路数字信号，对多路数字信号进行解时分复用，并对多路数字信号进 行检波处理，W获取各路传感信号携带的传感信息，对所述传感信息