保本发明在工业环境和商业环境均能适用，当某一个连接件有LVDS信号输入时，接口能自动从该连接件输出，当两个连接件都有信号输入时，接口默认从小型高密度商业连接件输出。
[0036]LVDS视频信号接收端接模块1-2对LVDS视频信号接口 1_1接收的LVDS视频信号进行端接操作，然后分别将LVDS接收时钟和LVDS数据传送给LVDS时钟信号解调模块1_3和LVDS信号解调模块1-4。端接操作包括:LVDS端接电阻匹配、LVDS信号电平匹配、LVDS信号均衡与去加重、信号缓冲与重建，补偿因长距离传输所导致信号畸变、衰减，减小传输干扰，确保所接收的LVDS信号质量。端接的过程包括:在接收LVDS信号前进行ESD (ElectroStatic Discharge静电放电)防护处理以消除瞬间的强放电冲击干扰，再进行共模噪声滤波处理以抑制传输线噪声、提高抗电磁干扰能力。当接收信号时进行端接阻抗匹配处理以消除信号传输引起的畸变，也进一步消除信号的附加干扰，同时对信号进行均衡和去加重处理，以消除因传输损耗所导致的信号衰减。之后再对信号缓冲放大，并经过基准电平的判决来重建出高质量的LVDS视频信号。
[0037]LVDS时钟信号解调模块1-3对接收的每个LINK的LVDS接收时钟进行解调，产生解调时钟和解调使能信号；解调过程包括:将LVDS接收时钟经高速1缓冲输入到PLL (Phase Locked Loop锁相环路)将其倍频到LVDS数据信号频率，并进行高速时钟转换处理，产生与LVDS数据同频率的LVDS解调时钟，与LVDS接收时钟同频的LVDS像素时钟和LVDS解调选通信号，并输出到高速时钟网络中，使它们具有很低的延迟和抖动、很强的驱动能力，确保能稳定可靠的对LVDS数据进行解调。在用PLL对LVDS接收时钟进行倍频操作时，来自LVDS解调动态校准模块1-5的时钟去抖动校准信号同时也送入PLL以对该操作过程进行反抖动控制，使其产生不受输入抖动影响、稳定的倍频信号，确保解调操作能不受干扰不出差错。
[0038]LVDS数据信号解调模块1-4通过每个LINK的解调时钟和解调使能信号对本LINK的LVDS数据解调成并行数据，LVDS接收时钟同时被解调为LVDS像素时钟。其过程包括:对LVDS串行数据总线中的每一位数据分别独立的解调。将每一位LVDS数据信号先缓冲到低延迟、低抖动的高速信号网络中，再将其延迟半个数据比特位周期，使得LVDS解调时钟在每个LVDS数据比特的中心能正确的采样到该数据值，并根据解调选通信号将其周期性的截断成串化数据，再用LVDS视频源像素时钟做串转并处理得到这一位LVDS信号的并行解调数据，通过触发器缓冲输出以确保信号稳定、可靠。每一位LVDS信号线均同步并行的解调，使得各信号线不管数据如何均不会相互干扰导致解调错误。
[0039]在用LVDS解调时钟采样LVDS数据的比特值时，来自LVDS解调动态校准模块1_5的数据去抖动校准信号同时也对该操作过程进行反抖动控制，使其产生不受输入抖动影响、稳定可靠的解调数据。
[0040]在数据输入的相位延迟过程始终受到LVDS解调动态校准模块1-5的LVDS数据流相位校准信号控制，当解调时钟和LVDS数据间的相位有偏差时，相位校准信号在数据延迟半个周期基础上做出其和相位偏差相反的延迟调整，使得数据中心始终和解调时钟的采样沿保持对齐，确保正确采样到数据。
[0041]在解调选通信号进行截断串行数据的同时，也受到LVDS解调动态校准模块1-5的解调字节对齐的比特位移动校准信号控制，使之将分割的并行数据的起始位移动到下一个串行比特位上。
[0042]LVDS解调动态校准模块1-5分别对LVDS接收时钟和LVDS数据的串化信号在解调过程中分别实时地进行动态校准。
[0043]S200、LVDS视频信号解码单元2根据LVDS视频解码控制信号，对LVDS并行解调数据进行视频解码，产生LVDS视频源数据和LVDS视频源同步信号。本实施例LVDS视频信号解码单元2包括:LVDS视频同步缓冲模块2-l、LVDS视频信号排序模块2_2、LVDS视频同步信号解码模块2-3和LVDS视频数据解码模块2-4，对每个模块的详细说明如下:
[0044]LVDS视频同步缓冲模块2-1将LINKl的LVDS像素时钟通过全局时钟路径转换成LVDS视频源像素时钟，同时用所输入的各LINK的LVDS像素时钟将各自的LVDS并行解调数据分别写到DC-FIFO (First Input First Output，先入先出队列)中缓存后，用LVDS视频源像素时钟逐一读取，使之成为同步数据，避免在传输中信号间延迟不一致所导致读取错误。缓存深度尽可能大，以使所有LINK都有足够多的数据被缓存来抵消它们之间最大延迟。
[0045]LVDS视频信号排序模块2-2当接收到LVDS奇偶像素反向控制信号时将两个链路中LINKl和LINK2的数据进行交换，接收到LVDS视频信号线序控制信号时对四个链路按照LINKl、LINK2、LINK3、LINK4 排列次序。
[0046]LVDS视频同步信号解码模块2-3根据从视频转换配置单元5接收的LVDS视频解码控制信号对同步读取的每个LINK的LVDS并行解调数据进行解码，解码出LVDS视频源同步信号；根据LVDS视频解码控制信号中的VESA和JEIDA传输编码标准对排序后的LINKl用LVDS视频源像素时钟以时序逻辑操作方式进行解码恢复出LVDS视频源同步信号并输出，同步信号包括:视频水平行同步信号(Hsync)、视频垂直场同步信号(Vsync)、视频数据有效信号(DE)。
[0047]LVDS视频数据解码模块2-4根据从视频转换配置单元5接收的LVDS视频解码控制信号对同步读取的每个LINK的LVDS并行解调数据进行解码，解码出各LINK的LVDS视频源数据信号。
[0048]S300、RGB视频信号转换单元3根据LVDS视频转换控制信号，将LVDS视频源数据和LVDS视频源同步信号转换为RGB视频信号；转换完成后将V-BY-ONE视频转换启动信号传送给视频转换配置单元5。本实施例RGB视频信号转换单元3包括:RGB视频信号自适应控制模块3-1、RGB视频时钟自适应配置模块3-2、RGB视频时钟产生模块3_3、RGB视频时钟输出调整模块3-4、单链路模式RGB视频转换模块3-5、四链路模式RGB视频转换模块3_6、四链路模式RGB视频转换模块3-7、左右分屏模式RGB视频转换模块3_8、奇偶分屏模式RGB视频转换模块3-9和RGB视频信号输出模块3-10，对每个模块的详细说明如下:
[0049]RGB视频信号自适应控制模块3-1根据LVDS视频转换控制信号产生相匹配的四LINK模式的RGB视频时钟配置信号，连同LVDS视频源像素时钟传送给RGB视频时钟自适应配置模块3-2 ;根据LVDS视频转换控制信号产生RGB转换模块选择信号连同各LINK的LVDS视频源数据信号、LVDS视频源同步信号连同RGB视频时钟传送给四链路模式RGB视频转换模块3-5、左右分屏模式RGB视频转换模块3-6、奇偶分屏模式RGB视频转换模块3-7，检测LVDS视频同步信号计算水平分辨率值，将水平分辨率值传送给四链路模式RGB视频转换模块3-5 ；
[0050]RGB视频时钟自适应配置模块3-2根据所产生的四LINK模式的RGB视频时钟配置信号，由本地时钟信号产生相应的四LINK模式的配置参数和配置使能信号，来对时钟产生模块进行动态重配置操作，使得RGB视频时钟产生模块3-3自动产生所需要的RGB视频时钟信号，当配置成四LINK模式时，LVDS视频源像素时钟被转换成为其二倍频的RGB视频像素时钟(以下简称RGB时钟)。
[0051]RGB视频时钟产生模块3-3根据配置时钟和使能信号产生RGB视频时钟传送给RGB视频信号自适应控制模块3-1和RGB视频时钟输出调整模块3_4。将PLL配置参数按照其动态重配置时序对PLL进行重配置操作，使之将LVDS像素时钟进行相应的倍频操作，所产生的倍频信号再调整其相位使之和LVDS像素时钟保持相位严格相同，(以确保后续在转换处理的时序逻辑操作中能正确、可靠的采样到LVDS数据)，再经过去抖动处理后进入稳定、无摆动的全局时钟路径，从而产生RGB视频时钟。
[0052]RGB视频时钟输出调整模块3-4，由于RGB视频源数据信号和RGB视频时钟同步，因此将输入的RGB视频时钟相位延迟半个时钟周期作为RGB输出时钟信号，使其有效沿能处于RGB视频源数据的中心，从而确保后续的转换操作通过该时钟正确采样RGB数据，之后该信号再进行去抖动处理，并通过高速信号缓冲组件将其输出给RGB视频信号输出模块3-10，以确保该输出时钟有较高的稳定性和较好的信号质量。
[0053]用RGB时钟将LVDS视频源同步信号和数据转换成RGB视频同步信号和数据；当V-BY-ONE液晶显示模组是161ane整屏类型时，根据LINK转换模式控制信号单独进行LVDS四LINK模式的视频转换；当V-BY-ONE显示模组是161ane分屏类型时根据转换控制信号单独进行左右分屏模式和奇偶分屏模式的视频转换。
[0054]四链路模式RGB视频转换模块3-7将四LINK的LVDS视频源同步信号和LVDS视频源数据转换为RGB视频信号传送给RGB视频信号输出模块3-10 ;
[0055]左右分屏模式RGB视频转换模块3-8将四LINK的LVDS视频源同步信号和LVDS视频源数据转换为左半屏RGB视频信号、右半屏RGB视频信号传送给RGB视频信号输出模块3-10 ;进行左右分屏模式的视频转换过程是:左右分屏模式RGB视频转换模块3-8将四LINK的1^05数据按照“1^爾1、1^爾2、1^爾3、1^爾4”形式组成并行数据，根据所输入的LVDS同步信号确定当第一个完整的视频行起始时，根据前述中所得出的行分辨率值，用LVDS时钟将前、后半行的LINK并行数据采样并分别写入左、右半屏DC-FIFO中缓存另一方面也被两倍频的RGB视频时钟同时读取各自的缓存数据并分离为左半屏RGB数据、右半屏RGB数据和同步信号，