于电力线通信的监狱监控平台的结构方框图，所述监控平台设置在监狱位置，包括高清摄像设备1、电力线数据发送设备2、电力线数据接收设备3、图像识别设备4和数字信号处理器5，所述高清摄像设备I用于对犯人禁入区域进行拍摄以获得禁入区域图像，所述电力线数据发送设备2用于将所述禁入区域图像上传到电力线路上，所述电力线数据接收设备3用于将所述禁入区域图像从电力线路上下载，所述图像识别设备4用于对所述禁入区域图像进行图像处理，所述数字信号处理器5与所述图像识别设备4连接以基于图像处理结果确定监狱报警策略。
[0018]接着，继续对本发明的基于电力线通信的监狱监控平台的具体结构进行进一步的说明。
[0019]所述监控平台还包括:高压电力线路，设置在监狱围墙上方，用于防止犯人翻阅监狱围墙逃脱监狱，所述高压电力线路的电压为35kV以上电压。
[0020]所述监控平台还包括:RS232串行接口，用于连接外部RS232串口设备，以接收外部RS232串口设备内存储的预设灰度阈值、预设像素数量阈值、预设面积比例阈值、犯人服装上限灰度阈值和犯人服装下限灰度阈值，所述犯人服装上限灰度阈值和所述犯人服装下限灰度阈值用于将图像中的穿有犯人服装的人员与背景分离。
[0021]所述监控平台还包括:FLASH存储设备，与所述RS232串行接口连接，用于接收并存储所述预设灰度阈值、所述预设像素数量阈值、所述预设面积比例阈值、所述犯人服装上限灰度阈值和所述犯人服装下限灰度阈值。
[0022]所述高清摄像设备I包括CMOS视觉传感器、镜头、红绿滤光片、亮度传感器和辅助光源，所述红绿滤光片设置在所述镜头前方，所述镜头设置在所述CMOS视觉传感器前方，所述CMOS视觉传感器对犯人禁入区域进行图像数据采集以获得禁入区域图像，所述禁入区域图像的分辨率为3840 X 2160，所述亮度传感器用于检测周围环境的环境亮度，所述辅助光源与所述亮度传感器连接，用于基于所述环境亮度为所述高清摄像设备的拍摄提供辅助照明光，所述辅助照明光的强度与所述环境亮度成反比。
[0023]所述电力线数据发送设备2包括第一耦合电路、第一瞬时保护电路和第一电力线通信收发器，所述第一电力线通信收发器与所述CMOS视觉传感器连接以接收所述禁入区域图像，用于将所述禁入区域图像打包成PLC帧格式，所述第一耦合电路与所述高压电力线路连接，所述第一瞬时保护电路与所述第一耦合电路和第一电力线通信收发器分别连接，以将PLC帧格式的禁入区域图像依次经过所述第一瞬时保护电路和所述第一耦合电路加载到所述高压电力线路上。
[0024]所述电力线数据接收设备3包括第二耦合电路、第二瞬时保护电路和第二电力线通信收发器，所述第二耦合电路连接所述高压电力线路以接收PLC帧格式的禁入区域图像，所述第二瞬时保护电路与所述第二耦合电路和所述第二电力线通信收发器分别连接，以将PLC帧格式的禁入区域图像依次通过所述第二耦合电路、所述第二瞬时保护电路从所述高压电力线路下载到所述第二电力线通信收发器，所述第二电力线通信收发器对PLC帧格式的禁入区域图像解帧以获得所述禁入区域图像。
[0025]所述图像识别设备4与所述FLASH存储设备和所述电力线数据接收设备3分别连接，用于对所述禁入区域图像进行图像处理，所述图像识别设备4包括边缘增强器、灰度化处理器、二值图像滤波器和犯人识别器，所述边缘增强器与所述电力线数据接收设备连接以接收所述禁入区域图像并对所述禁入区域图像进行边缘增强处理，获得边缘增强图像，所述灰度化处理器与所述边缘增强器连接以对所述边缘增强图像执行灰度化处理，获得灰度图像，所述二值图像滤波器与所述灰度化处理器和所述FLASH存储设备分别连接以对所述灰度图像执行基于区域连通的二值图像滤波，获得滤波图像，所述犯人识别器与所述二值图像滤波器和所述FLASH存储设备分别连接，将所述滤波图像中灰度值在所述犯人服装上限灰度阈值和所述犯人服装下限灰度阈值之间的像素组合以获得犯人子图案。
[0026]所述数字信号处理器5与所述图像识别设备4和所述电力线数据接收设备3分别连接，接收所述禁入区域图像和所述犯人子图案，将所述犯人子图案的面积除以所述禁入区域图像的面积以获得实时面积比例，并在所述实时面积比例大于等于预设面积比例阈值时，发出犯人出现信号，在所述实时面积比例小于预设面积比例阈值时，发出犯人未出现信号，所述数字信号处理器5还将所述犯人子图案高亮显示在所述禁入区域图像上以获得复合图像。
[0027]显示设备，与所述数字信号处理器5连接，以显示所述复合图像，并显示与所述犯人出现信号或所述犯人未出现信号对应的文字报警信息。
[0028]其中，所述对所述灰度图像执行基于区域连通的二值图像滤波具体包括:将所述灰度图像中每一个像素作为被检测像素，采用3X3像素滤波窗口建立以所述被检测像素为中心的连通区域，计算所述连通区域中灰度值大于预设灰度阈值的像素个数，如果计算的像素个数大于等于预设像素数量阈值，则所述被检测像素为非噪声点，保留所述被检测像素，如果计算的像素个数小于预设像素数量阈值，则所述被检测像素为噪声点，对所述被检测像素进行滤除。
[0029]可选地，在所述监控平台中还包括:双声道扬声器，与所述数字信号处理器5连接，以播放与所述犯人出现信号或所述犯人未出现信号对应的语音报警文件；所述边缘增强器、所述灰度化处理器、所述二值图像滤波器和所述犯人识别器分别采用不同的FPGA芯片来实现，并集成在一块集成电路板上；可替换地，所述边缘增强器、所述灰度化处理器、所述二值图像滤波器和所述犯人识别器采用同一块FPGA芯片来实现；以及所述第一电力线通信收发器和所述第二电力线通信收发器都可以采用电力线集成收发芯片INT5200来实现。
[0030]另外，FPGA(Field — Programmable Gate Array)，即现场可编程门阵列，他是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。他是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
[0031]以硬件描述语言所完成的电路设计，可以经过简单的综合与布局，快速的烧录至FPGA上进行测试，是现代IC设计验证的技术主流。这些可编辑元件可以被用来实现一些基本的逻辑门电路(比如AND、OR、XOR、NOT)或者更复杂一些的组合功能比如解码器或数学方程式。在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如触发器(Flip — flop)或者其他更加完整的记忆块。系统设计师可以根据需要通过可编辑的连接把FPGA内部的逻辑块连接起来，就好像一个电路试验板被放在了一个芯片里。一个出厂后的成品FPGA的逻辑块和连接可以按照设计者而改变，所以FPGA可以完成所需要的逻辑功能。
[0032]FPGA—般来说比ASIC(专用集成电路)的速度要慢，实现同样的功能比ASIC电路面积要大。但是他们也有很多的优点比如可以快速成品，可以被修改来改正程序中的错误和更便宜的造价。厂商也可能会提供便宜的但是编辑能力差的FPGA。因为这些芯片有比较差的可编辑能力，所以这些设计的开发是在普通的FPGA上完成的，然后将设计转移到一个类似于ASIC的芯片上。另外一种方法是用CPLD (Complex Programmable Logic Device，复杂可编程逻辑器件)。FPGA的开发相对于传统PC、单片机的开发有很大不同。FPGA以并行运算为主，以硬件描述语言来实现；相比于PC或单片机(无论是冯诺依曼结构还是哈佛结构)的顺序操作有很大区别。
[0033]早在1980年代中期，FPGA已经在PLD设备中扎根。CPLD和FPGA包括了一些相对大数量的可编辑逻辑单元。CPLD逻辑门的密度在几千到几万个逻辑单元之间，而FPGA通常是在几万到