所述装置中，所述接收单元还用于:
[0049]接收所述CPU发送的复帧表，所述复帧表用于记录同一节目中包识别码PID相同的节目信息表；
[0050]所述发送单元确定满足发送条件时，具体用于:
[0051]确定所述待发送节目信息表以及当前正在发送的节目信息表属于同一所述复帧表时，确定当前正在发送的节目信息表发送完毕时，确定满足发送条件；
[0052]确定所述待发送节目信息表以及当前正在发送的节目信息表不属于同一所述复帧表时，确定满足发送条件；
[0053]确定所述待发送节目信息表不属于任一所述复帧表时，确定满足发送条件。
[0054]所述装置中，所述发送单元从所述存储器提取所述待发送节目信息表的内容时，具体用于:
[0055]生成所述待发送节目信息表的发送指令，并将所述发送指令存入所述装置的发表队列中，所述发送指令中携带所述待发送节目信息表的属性信息；
[0056]确定到达所述待发送节目信息表的发送顺序时，从所述发表队列中提取所述发送指令；
[0057]根据所述发送指令中携带的存储所述待发送节目信息表的起始地址，从所述存储器中逐个提取所述待发送节目信息表对应的TS包，并将所述TS包与音视频复用后发送给后端设备。
[0058]本发明还提供一种节目信息表的发送装置，所述装置针对每个传输流TS，包括:
[0059]提取单元，用于从所述TS中提取节目信息表并解析，所述节目信息表为节目特定信息PSI表或业务信息SI表；
[0060]修改单元，用于根据视频点播的相关协议，对解析后的所述节目信息表进行相应修改，得到第一节目信息表；
[0061]发送单元，用于将所述第一节目信息表的内容以及属性信息发送给现场可编程门阵列FPGA，以使所述FPGA将所述第一节目信息表的内容发送给后端设备。
[0062]所述装置，还包括:更新单元，用于所述属性信息包括所述第一节目信息表的发送状态时，将所述第一节目信息表的内容以及属性信息发送给现场可编程门阵列FPGA后，确定对所述第一节目信息表的内容和/或属性信息进行更新时，将所述第一节目信息表的发送状态设置为暂停，并将该暂停状态发送给所述FPGA，以使所述FPGA将所述第一节目信息表的发送状态更改为暂停；
[0063]确定对所述第一节目信息表的内容和/或属性信息的更新完成时，将所述第一节目信息表的发送状态设置为启动，并将更新后的所述第一节目信息表的内容和/或属性信息发送给所述FPGA。
[0064]所述装置中，所述修改单元具体用于:
[0065]针对具有相同原始包识别码PID的多个节目的节目信息表，分别对每个节目的节目信息表的原始PID进行修改；
[0066]针对同一节目中修改后的PID相同的节目信息表，将修改后的PID相同的节目信息表记录在同一复帧表中，并将所述复帧表发送给所述FPGA。
[0067]本发明还提供一种节目信息表的发送系统，包括:
[0068]中央处理器CPU，用于针对每个传输流TS，从所述TS中提取节目信息表并解析，所述节目信息表为节目特定信息PSI表或业务信息SI表；根据视频点播的相关协议，对解析后的所述节目信息表进行相应修改，得到第一节目信息表；将所述第一节目信息表的内容以及属性信息发送给现场可编程门阵列FPGA ;
[0069]现场可编程门阵列FPGA，用于接收并缓存中央处理器CPU发送的所述第一节目信息表的内容以及所述待发送节目信息表的属性信息，针对每个第一节目信息表，将所述第一节目信息表作为待发送节目信息表，所述属性信息包括发送所述待发送节目信息表的发表间隔；将所述缓存的待发送节目信息表的内容写入所述FPGA外部的存储器；确定所述FPGA发生定时中断且到达所述待发送节目信息表的发表间隔时，确定满足发送条件，并从所述存储器提取所述待发送节目信息表的内容，并将该内容与音视频复用后发送给后端设备;
[0070]存储器，用于存储所述待发送节目信息表的内容。
[0071]利用本发明提供的节目信息表的发送方法、装置及系统，具有以下有益效果:由FPGA完成节目信息表的发送的操作，充分利用了 FPGA的高速并行处理能力，节省了 CPU资源占用率；此外，由于FPGA只负责发送节目信息表的工作，不会涉及其他工作，从而有效降低了发送节目信息表的时延。
【附图说明】
[0072]图1为现有技术提供的节目信息表的发送方法流程图；
[0073]图2为本发明实施例提供的FPGA侧的节目信息表的发送方法流程图；
[0074]图3为本发明实施例提供的FPGA侧的确定满足发送条件的方式流程图；
[0075]图4为本发明实施例提供的FPGA侧的另一确定满足发送条件的方式流程图；
[0076]图5为本发明实施例提供的FPGA侧的从存储器提取待发送节目信息表的内容的方式流程图；
[0077]图6为本发明实施例提供的CPU侧的节目信息表的发送方法流程图；
[0078]图7为本发明实施例提供的FPGA侧的节目信息表的发送装置示意图；
[0079]图8为本发明实施例提供的CPU侧的节目信息表的发送装置示意图；
[0080]图9为本发明实施例提供的节目信息表的发送系统示意图。
【具体实施方式】
[0081]下面结合附图和实施例对本发明提供的节目信息表的发送方法、装置及系统进行更详细地说明。
[0082]本发明实施例提供一种节目信息表的发送方法，如图2所示，包括:
[0083]步骤201，针对每个待发送节目信息表，FPGA接收CPU发送的所述待发送节目信息表的内容以及所述待发送节目信息表的属性信息，所述属性信息包括发送所述待发送节目信息表的发表间隔。
[0084]其中，所述节目信息表为PSI表或SI表，所述待发送节目信息表为CPU发送的节目信息表，即下文提到的CPU发送的第一节目信息表，具体的，FPGA接收到CPU发送的第一节目信息表后，将该第一节目信息表作为待发送节目信息表。待发送节目信息表(第一节目信息表)已由所述CPU根据视频点播(VOD)的相关协议进行相应修改，具体修改所述待发送节目信息表的内容中的原始包识别码PID。具体的，待发送节目信息表都有其属性信息，该属性信息包括:表大小(待发送节目信息表需要封装成多少个TS包)、表类型、表发送状态、发表间隔等，属性信息还可以包括:存储待发送节目信息表的起始地址、连续计数号、目的频点等信息。其中，表类型包括:PAT (Program Associat1n Table，节目相关表)、PMT (Program Mapping Table，节目映射表)、BAT (Bonquet Associat1n Table，业务群关联表)、SDT (Service Descript1n Table，服务器描述表)等，FPGA 即 Field-ProgrammableGate Array，现场可编程门阵列，CPU即Central Processing Unit，中央处理器。
[0085]所述发送待发送节目信息表的发表间隔，即，每隔第一设定时间，发送一次所述待发送节目信息表。
[0086]步骤202，FPGA将缓存的待发送节目信息表的内容写入所述FPGA外部的存储器。
[0087]具体的，FPGA接收到CPU发送的待发送节目信息表内容时，先缓存到FPGA的缓冲区，确定FPGA外部的存储器空闲时，将待发送节目信息表的内容写入FPGA外部的存储器。其中，可将缓存的待发送节目信息表的属性信息保存到FPGA的内部存储器。
[0088]步骤203，确定所述FPGA发生定时中断且到达所述待发送节目信息表的发表间隔时，确定满足发送条件，并从所述存储器提取所述待发送节目信息表的内容，并将该内容与音视频复用后发送给后端设备。
[0089]具体的，FPGA间隔第二设定时间就会产生一次中断，即定时中断，第一设定时间大于第二设定时间，一般，第二设定时间为1ms，即FPGA每隔Ims产生一次中断。由于每个待发送节目信息表对应一个发表间隔，当FPGA产生定时中断，且积累的定时中断的次数与第二设定时间的乘积大于或等于第一设定时间时，说明到达了待发送节目信息表的发表间隔，此时确定满足发送条件；确定满足发送条件时，则从FPGA的外部存储器提取该待发送节目信息表的内容，并与音视频复用后发送给后端设备，进一步地，该后端设备为机顶盒。
[0090]本发明实施例，CPU只负责将获取的待发送节目信息表的内容以及属性信息发送给FPGA，不需要实时监控是否满足发送节目信息表的内容的条件，也不需要存储节目信息表的内容，由FPGA完成节目信息表的发送的操作，节省了 CPU资源占用率。
[0091]此外，现有技术的发送节目信息表的方式，在发送数量较多的节目信息表时，每个节目信息表需要对应CPU的一个任务，由于CPU除了执行发送节目信息表的任务还要执行其它任务，而各任务之间具有优先级的差别，发送节目信息表的任务的优先级可能会低于其它优先级高的任务，从而导致发送节目信息的延迟，通常延迟时间为30ms，本发明实施例由FPGA实时监控待发送节目信息表是否满足发送条件，并在确定满足发送条件时发送，充分利用了 FPGA的高速并行处理能力，由于FPGA只负责发送节目信息表的工作，不会涉及其他工作，从而有效降低了发送节目信息表的时延