的至少一项:宽带CQ1、用于一个或多个子带的子带CQ1、最优选的PM1、最不优选的PMI或者RI。接收模块1004可以被配置为:从第二小区1050接收下行链路准许。该下行链路准许可以是基于所发送的用于指示针对第一小区1060所确定的MCS的信息。干扰的第一小区传输可以是基于针对第一小区1060所确定的MCS来调制和编码的。干扰抑制模块1006可以被配置为:确定满足以下条件的子帧或者子带中的至少一个:其上的干扰的第一小区传输将是基于所确定的MCS进行调制和编码的；基于传输是否是在这些子帧或者子带中的所述至少一个中接收的，来判断是否从所接收的传输中抑制干扰。上述干扰的第一小区传输可以是利用所确定的MCS来调制和编码的。替代地，该干扰的第一小区传输可以是利用等于或低于所确定的MCS的MCS来调制和编码的。该MCS可以是基于针对干扰的第一小区传输的预定的最大MCS来确定的。此外，该UE还可以包括SINR确定模块1012，后者被配置为确定与从第一小区1060接收的参考信号相关联的SINR。MCS/CQI确定模块1010可以被配置为基于所确定的SINR，来确定MCS。MCS/CQI确定模块1010可以被配置为:基于所确定的SINR来确定调制阶数；确定与所确定的调制阶数相关联的最高MCS。在该配置下，MCS/CQI确定模块1010被配置为:将MCS确定成所确定的最高MCS。MCS/CQI确定模块1010可以被配置为:基于先前确定的MCS，以及基于先前确定的MCS进行先前的干扰抑制的准确性，对所确定的MCS进行调整。解调/解码模块1008可以被配置为:判断先前的干扰抑制是否成功，并向发送模块1014通知该解调/解码是否成功/不成功。在该配置下，发送模块1014可以被配置为:当确定先前的干扰抑制是成功的时，发送ACK ;当确定先前的干扰抑制是不成功的时，发送NACK。来自第一小区1060的干扰的第一小区传输可以是基于以下各项来被调制和/或编码的:所确定的MCS，以及UE响应于先前的干扰抑制是发送ACK还是发送NACK。
[0081]该装置可以包括用于执行图8中的前述流程图里的算法里的每一个步骤的额外模块。同样，图8中的前述流程图里的每一个步骤可以由模块来执行，该装置可以包括这些模块中的一个或多个。这些模块可以是专门被配置为执行所列举的处理/算法的一个或多个硬件组件、这些模块可以由被配置为执行所列举的处理/算法的处理器来实现、存储在计算机可读介质之中以便由处理器实现、或者是其某种组合。
[0082]图11是示出用于使用处理系统1114的装置1002’的硬件实现的例子的图1300。处理系统1114可以使用总线架构来实现，其中该总线架构通常用总线1124来表示。根据处理系统1114的具体应用和整体设计约束条件，总线1124可以包括任意数量的相互连接总线和桥路。总线1124将包括一个或多个处理器和/或硬件模块(其用处理器1104、模块1004、1006、1008、1010、1012、1014表示)、以及计算机可读介质/存储器1106的各种电路链接在一起。此外，总线1124还链接诸如时钟源、外设、电压调节器和电源管理电路等等之类的各种其它电路，其中这些电路是本领域所公知的，因此没有做任何进一步的描述。
[0083]处理系统1114可以耦合到收发机1310。收发机1110耦合到一付或多付天线1120。收发机1110提供用于通过传输介质与各种其它装置进行通信的单元。收发机1110从所述一付或多付天线1120接收信号，从所接收的信号中提取信息，将提取的信息提供给处理系统1114。此外，收发机1110还从处理系统1114接收信息，并基于所接收的信息，生成要应用于所述一付或多付天线1120的信号。处理系统1114包括耦合到计算机可读介质/存储器1106的处理器1104。处理器1104负责通用处理，其包括执行计算机可读介质/存储器1106上存储的软件。当上述软件被处理器1104执行时，使得处理系统1114执行上文针对任何特定装置所描述的各种功能。计算机可读介质/存储器1106还可以用于存储当处理器1104执行软件时所操纵的数据。此外，该处理系统还包括模块1004、1006、1008、1010、1012、1014中的至少一个。这些模块可以是在处理器1104中运行、驻留/存储在计算机可读介质/存储器1106中的软件模块、耦合到处理器1104的一个或多个硬件模块、或者其某种组合。处理系统1114可以是UE 650的部件，其可以包括存储器660和/或TX处理器668、RX处理器656和控制器/处理器659中的至少一个。
[0084]在一种配置中，用于无线通信的装置1002/1002’包括:用于确定在该UE处对来自第二小区的第二小区传输进行解码时，有助于对来自第一小区的干扰的第一小区传输进行干扰抑制的MCS的单元。该干扰的第一小区传输是非针对于该UE的传输。第二小区传输是旨在针对于该UE的传输。此外，该装置还包括:用于发送指示针对第一小区所确定的MCS的信息的单元；用于接收包括来自于第二小区的第二小区传输和来自于第一小区的干扰的第一小区传输的传输的单元；用于基于所确定的MCS，从所接收的传输中对第二小区传输执行解调或者解码中的至少一项的单元。上述用于执行的单元可以被配置为:基于假定该干扰的第一小区传输是基于所确定的MCS来进行调制或者编码中的至少一项，来从所接收的传输中解调第二小区传输。此外，所述用于执行的单元可以被配置为:基于假定该干扰的第一小区传输是基于所确定的MCS来进行调制或者编码中的至少一项，来从所接收的传输中解码第二小区传输。此外，该装置还可以包括:用于从所接收的传输中抑制干扰的第一小区传输对于第二小区传输的干扰的单元，该干扰是基于所确定的MCS进行抑制的。此夕卜，该装置还可以包括:用于确定与所确定的MCS相关联的CQI的单元。指示所确定的MCS的信息，可以包括指示所确定的CQI的信息。此外，该装置还可以包括:用于从第二小区接收下行链路准许的单元。该下行链路准许可以是基于所发送的用于指示针对第一小区所确定的MCS的信息。在一种配置中，干扰的第一小区传输是基于针对第一小区所确定的MCS来调制和编码的。在该配置中，该装置还可以包括:用于确定满足以下条件的子帧或者子带中的至少一个的单元:其上的干扰的第一小区传输将是基于所确定的MCS进行调制和编码的；以及用于基于该传输是否是在这些子帧或者子带中的所述至少一个中接收的，来判断是否从所接收的传输中抑制干扰的单元。此外，该装置还可以包括:用于确定与从第一小区接收的参考信号相关联的SINR的单元。所述MCS可以是基于所确定的SINR来确定的。此夕卜，该装置还可以包括:用于基于所确定的SINR，来确定调制阶数的单元；用于确定与所确定的调制阶数相关联的最尚MCS的单兀。所确定的MCS可以是所确定的最尚MCS。此外，该装置还可以包括:用于基于先前确定的MCS，以及基于先前确定的MCS进行先前的干扰抑制的准确性，对所确定的MCS进行调整的单元。此外，该装置还可以包括:用于判断先前的干扰抑制是否成功的单元；用于当确定先前的干扰抑制是成功的时，发送ACK的单元；用于当确定先前的干扰抑制是不成功的时，发送NACK的单元。来自第一小区的干扰的第一小区传输可以是基于以下各项来被调制和/或编码的:所确定的MCS，以及UE响应于先前的干扰抑制是发送ACK还是发送NACK。
[0085]前述的单元可以是前述的装置1002和/或装置1002’的处理系统1114的模块中的一个或多个，其被配置为执行这些前述单元所述的功能。如上所述，处理系统1114可以包括TX处理器668、RX处理器656和控制器/处理器659。因此，在一种配置中，前述的单元可以是被配置为执行这些前述单元所述的功能的TX处理器668、RX处理器656和控制器/处理器659。
[0086]图12是示出示例性装置1202中的不同模块/单元/部件之间的数据流的概念性数据流图1200。该装置可以是eNB(例如，干扰基站710a)。该小区包括接收模块1210，后者被配置为接收指示MCS的信息，其中该MCS有助于第一 UE 1250对来自该小区的小区传输进行干扰抑制。此外，该小区还包括调制/编码模块1212，后者被配置为:基于所接收的用于指示MCS的信息，执行对数据进行调制或编码中的至少一项。此外，该小区还包括发送模块1216，后者被配置为:在小区传输中向第二 UE 1260发送数据。指示所接收的MCS的信息可以是从第一 UE 1250接收的，也可以是从服务于第一 UE 1250的第二小区接收的。此夕卜，该小区还可以包括调度模块1214，后者被配置为:基于所接收的指示该MCS的信息，来确定被调度以接收下行链路传输的UE。所确定的UE包括第二 UE 1260。调度模块1214还可以被配置为:基于所确定的调度，调度第二 UE 1260接收小区传输。调度模块1214可以被配置为:基于UE是否能够按照上述MCS来接收下行链路传输，来确定用于接收该下行链路传输的UE。指示该MCS的信息可以是指示CQI的信息。调制/编码模块1212可以被配置为:利用所接收的MCS或者利用小于或等于所指示的MCS的MCS，对数据进行调制和/或编码。
[0087]该装置可以包括用于执行图9中的前述流程图里的算法里的每一个步骤的额外模块。同样，图9中的前述流程图里的每一个步骤可以由模块来执行，该装置可以包括这些模块中的一个或多个。这些模块可以是专门被配置为执行所列举的处理/算法的一个或多个硬件组件、这些模块可以由被配置为执行所列举的处理/算法的处理器来实现、存储在计算机可读介质之中以便由处理器实现、或者是其某种组合。
[0088]图13是示出用于使用处理系统1314的装置1202’的硬件实现的例子的图1300。处理系统1314可以使用总线架构来实现，其中该总线架构通常用总线1324来表示。根据处理系统1314的具体应用和整体设计约束条件，总线1324可以包括任意数量的相互连接总线和桥路。总线1324将包括一个或多个处理器和/或硬件模块(其用处理器1304、模块1210、1212、1214、1216表示)、以及计算机可读介质/存储器1306的各种电路链接在一起。此外，总线1324还链接诸如时钟源、外设、电压调节器和电源管理电路等等之类的各种其它电路，其中这些电路是本领域所公知的，因此没有做任何进一步的描述。
[0089]处理系统1314可以耦合到收发机1310。收发机1310耦合到一付或多付天线1320。收发机1310提供通过传输介质与各种其它装置进行通信的单元。收发机1310从所述一付或多付天线1320接收信号，从所接收的信号中提取信息，将提取的信息提供给处理系统1314。此外，收发机1310还从处理系统1314接收信息，并基于所接收的信息，生成要应用于所述一付或多付天线1320的信号。处理系统1314包括耦合到计算机可读介质/存储器1306的处理器1304。处理器1304负责通用处理，其包括执行计算机可读介质/存储器1306上存储的软件。当上述软件被处理器1304执行时，使得处理系统1314执行上文针对任何特定装置所描述的各种功能。计算机可读介质/存储器1306还可以用于存储当处理器1304执行软件时所操纵的数据。此外，该处理系统还包括模块1210、1212、1214和1216中的至少一个。这些模块可以是在处理器1304中运行、驻留/存储在计算机可读介质/存储器1306中的软件模块、耦合到处理器1304的一个或多个硬件模块、或者其某种组合。处理系统1314可以是eNB 610的部件，其可以包括存储器676和/或TX