一种基于jpeg2000的图像采集传输系统的制作方法
【技术领域】
[0001]本发明涉及一种图片处理领域，特别是基于SOPC设计方法的图片采集和传输。
【背景技术】
[0002]随着多媒体技术的不断运用，图像编码要求更高的性能和新的特征。为了满足图像在特殊领域编码的需求，JPEG2000作为新一代标准不断得到发展。它不仅提供优于现行标准的失真率和其他图像压缩性能，而且还可以提供一些现行标准不能有效实现的功能和特性。JPEG2000标准更加注重图像的可伸缩表述，所以就可以在任意给定的分辨率级别上来提供一个低质量的图像恢复，或者在要求的分辨率和信噪比的情况下提取图像的部分区域。
[0003]Zynq是Xilinx推出的高性能的可编程片上系统(System on Programmable Chip，简称SOPC)，由两部分组成:处理器系统(Processing System，简称PS)和可编程逻辑(Programmable Logic，简称PL)。PS部分以ARM Cortex_A9双核处理器为核心，配有NEON协处理器、片上存储器、AXI互联矩阵、中断控制器、以太网、USB等通用外设控制器等，提供了全面的操作系统支持。PL部分基于Xilinx 7系列FPGA架构，采用28nm技术，提供了通用硬件可编程资源，包括CLB (Configurable Logic Blocks，可配置逻辑块)、1B (Input/Output Blocks，输入输出块)、时钟资源、高性能ADC、DSP48E、Block RAM等。
【发明内容】
[0004]发明目的:为了克服现有技术中存在的不足，本发明提供一种基于JPEG2000的图片采集传输系统，用于解决现有的图像采集传输系统性能不佳的技术问题。
[0005]技术方案:为实现上述目的，本发明采用的技术方案为:
[0006]一种基于JPEG2000的图像采集传输系统，系统基于Zynq平台，包括图像采集、基于JPEG2000标准算法的图像编码和码流传输三个部分；上述系统按照如下步骤进行设计:
[0007]步骤1、根据JPEG2000标准算法设计图像编码模块，再根据高级可扩展接口(Advanced extensible Interface，简称AXI)总线协议，将设计好的图像编码模块封装成兼容AXI总线协议的通用IP核并作为处理器系统的定制外设接入ARM核中，记为JPEG2000核；
[0008]步骤2、使用Vivado软件构建系统的硬件系统，硬件系统包括如下IP核:Zynq7处理系统、AXI数据传输核、AXI互联核、JPEG2000核、块随机存储器(Block Random AccessMemory,简称BRAM)和BRAM控制器即块随机存储器控制器；
[0009]步骤3、移植Linux系统至Zynq平台；配置Linux内核，使其包含USB视频类(USBVideo Clas，简称UVC类)设备驱动、网络通信驱动等内容，编译内核；编译生成u-boot启动文件；构建需要的文件系统；
[0010]步骤4、基于Linux内核提供的Linux系统视频设备接口(Video 4Linux 2，简称V4L2)类驱动程序，开发USB摄像头动态采集图像的驱动程序；
[0011]步骤5、基于杂项设备(Miscellaneous，简称Misc)类，开发JPEG2000核的Linux系统驱动程序，进而设计JPEG2000核的Linux系统控制程序；
[0012]步骤6、使用Zynq开发板的千兆以太网并基于Linux系统实现网络通信编程，实现数据的传输工作。
[0013]步骤7、将USB摄像头动态采集图像的驱动程序、JPEG2000核的Linux系统控制程序和网络数据传输程序整合验证，完成图像的动态采集、编码处理及码流传输；
[0014]所述Zynq7处理系统中包括图像信号接收接口、图像信号输出接口和内部数据传输接口，摄像头与图像信号接收接口连接接收摄像头采集到的图像信号，为了保证图像质量，可以通过UVC标准的高清USB摄像头实现图像采集，相应的图像信号接收接口为USB控制器。Zynq7处理系统通过内部数据传输接口种的高速接口 HPO接口连接AXI互联核将图像信号传递至AXI数据传输核，AXI数据传输核与JPEG2000核进行交互处理将图像信号通过JPEG2000核传递至BRAM存储器中，BRAM存储器受BRAM控制器控制再将通过AXI互联核连接Zynq7处理系统中的内部数据传输接口中的一般接口 GPO接口将图像信号传输至Zynq7处理系统中，并最后通过图像信号输出接口将图像信号输出。
[0015]进一步的，在本发明中，步骤I中，JPEG2000核运行在Zynq平台的可编程逻辑部分，包括存储器映射到数据流命令模块(缩写为丽2S STS)、存储器映射到数据流状态模块(缩写为MM2S STS)、JPEG2000模块和寄存器读写控制模块，以及用于通信的M00_AXIS_CMD、S00_AXIS_STS、S01_AXIS_DATA、BRAM_P0RT0、S00_AXI_Lite 共 5 条总线；这里的 AXIS是AXI Stream的缩写，表示AXI流接口 ；
[0016]所述存储器映射到数据流命令模块用于产生AXI数据传输核传输需要的命令，其生成的命令字通过M00_AXIS_CMD总线传输到AXI数据传输核。
[0017]所述存储器映射到数据流状态模通过S00_AXIS_STS总线接受AXI数据传输核传输数据状态字，通过判断数据状态字，给出当前的传输状态；
[0018]所述JPEG2000模块通过S01_AXIS_DATA总线接收AXI数据传输核传输的数据，同时对数据进行处理，然后将处理后的数据通过BRAM_P0RT0传输到BRAM存储器中，供后续处理；
[0019]所述寄存器读写控制模块中设有寄存器，用于存储JPEG2000模块需要的参数以及AXI数据传输核传输数据中需要的参数和传输状态；所述寄存器读写控制模块通过S00_AXI_Lite总线接到Zynq7处理系统的AXI_GP0接口，供处理器系统中的ARM核读取或写入寄存器的值。
[0020]有益效果:
[0021]本发明提供的使用Zynq平台实现基于JPEG2000的图像编码系统，可充分发挥JPEG2000核的高速处理能力，加速了系统的集成，简化了设计方法，降低了设计成本、系统功耗，使得设计更加灵活。具体包括如下几个方面:
[0022]1、使用Xilinx的Zynq作为SOPC平台构建系统，加速了系统的集成，简化了设计方法，降低了设计成本、系统功耗，使得设计更加灵活。
[0023]2、使用Zynq平台的PL部分开发可定制外设，将复杂的算法使用FPGA实现，提高了系统是运行速度，以及流畅度。
[0024]3、相比其他图像编码算法，JPEG2000算法可在更低码率下获得同样甚至更优的重建图像质量，在提升整个编码系统性能及减少码流传输等方面意义重大。
[0025]4、基于Zynq开发板的千兆以太网接口，使用Linux系统提供的网络通信功能传输码流，保证数据的