B串连以组成BSC_ID。在一些实施例中，宏接入节点的BSC_ID可以是源接入节点的IP地址。
[0109]图11是从源节点到图8所示目标节点进行切换的示例性过程的流程图。如上面针对图8所描述的一样，过程1100可以用于将数据会话从源接入节点转移到目标接入节点。在一个实施例中，源接入节点是毫微微节点。
[0110]在步骤1110中，处理单元从AT接收8位颜色码和24位UATI24。在一个实施例中，处理单元可以是宏节点，如宏节点805。在另一个实施例中，处理单元可以是FGW，如FGW852。
[0111]接下来，在步骤1120中，处理单元将颜色码映射到图5所示UATI104。然后，在步骤1130中，处理单元根据颜色码确定源接入节点的接入节点类型。可能的节点类型可包括宏节点和毫微微节点。在一个实施例中，可以预留一些颜色码值以表明毫微微源接入节点。在一些实施例中，颜色码的一个或多个位可以作为表明毫微微源接入节点的标志。在判决点1140，流程图根据源接入节点的节点类型是毫微微节点类型还是宏节点类型来分支。
[0112]如果源接入节点是毫微微节点，在步骤1150中，处理单元对UATI24进行相应的拆分。具体来说，处理单元提取相对较长的BSC_ID_LSB和相对较短的ATID，如图9A所示。或者，如果源接入节点是宏节点，在步骤1160中，处理单元对UATI24进行不同的拆分。具体来说，处理单元提取相对较短的BSC_ID_LSB和相对较长的ATID，如图9B所示。
[0113]进入步骤1170，处理单元通过将来自UATI104的LSB的一个或多个位与提取出的BSC_ID_LSB进行合并，来获取源接入节点的32位IP地址。在一些实施例中，来自UATI104的LSB的一个或多个位可包含BSC_ID_MSB。这样，BSC_ID_MSB与BSC_ID_LSB合并来组成BSC_ID，而它可以是源接入节点的IP地址。
[0114]进入步骤1180，目标接入节点将数据会话从源接入节点转移。在一些实施例中，数据会话转移可如图6所示操作。在一个实施例中，目标节点805可以将会话转移请求发送到源节点810。具体来说，宏节点805可通过FGW 852发送会话转移请求，FGff 852可通过SGff 854在因特网840上向毫微微节点810发送A13消息。毫微微节点810可通过反向路径转移数据会话。
[0115]图12是图8所示示例性毫微微节点810的功能框图。在一个实施例中，如同上面针对图8所讨论的一样，通过为AT 822提供标识符(如UATI)，毫微微节点810可辅助从毫微微节点810到宏节点805的切换。毫微微节点810还可通过将数据会话转移到宏节点805来辅助从毫微微节点810到宏节点805的切换，如图4所示。毫微微节点810可包括用于向AT 822发送出站无线消息(如UATI分配消息)的无线网络接口 1210。无线网络接口 1210还可接收来自AT 822的入站无线消息。无线网络接口 1210可耦合到处理器1220。处理器1220可用于处理UATI分配信息和经由无线网络接口 1210来自或去往AT 822的入站及出站无线消息。处理器1220还可用于控制毫微微节点810的其它组件。处理器1220还可以耦合到有线网络接口 1230。有线网络接口 1230可用于将出站有线信息传递到因特网840，并从因特网840接收入站有线消息。有线网络接口 1230可以将入站有线消息传递给处理器1220以进行处理。处理器1220可以处理有线出站消息，并将其传递给有线网络接口 1210以进行传输。例如，处理器1220可用于处理来自或去往宏节点805的数据会话转移消息，如同针对图6所描述的一样。
[0116]处理器1220可以通过一个或多个总线耦合到存储器1240。处理器1220可以从存储器1240读取信息或向其写入信息。例如，存储器1240可用于在进行处理之前、期间或之后存储入站或出站消息。特别是，存储器1240可用于存储UATI分配消息和/或数据会话转移消息。处理器1220还可以耦合到消息格式化器1250。消息格式化器1250可用于生成UATI分配消息，用于辅助从毫微微节点810到宏节点805的切换。如同上面针对图9A所描述的一样，UATI分配消息可包括颜色码、毫微微BSC_ID和ATID中的一个或多个。消息格式化器1250可将生成的UATI分配消息传递给处理器1220，以便在通过无线网络接口 1210向AT 822发送UATI分配消息之前进行任何额外处理。消息格式化器1250也可以直接耦合到存储器1240，以便存储或提取用于消息格式化的信息。
[0117]无线网络接口 1210可包括天线和收发机。收发机可用于分别地调制/解调前往或来自AT 822的无线出站/入站消息。无线出站/入站消息可以通过天线发送/接收。天线可用于通过一个或多个信道发送和/或接收去往/来自AT 822的出站/入站无线消息。出站/入站消息可包括语音和/或纯数据信息(在这里统称为“数据”)。无线网络接口 1210可以解调接收数据。无线网络接口 1210可以调制将要从毫微微节点810通过无线网络接口 1210发送的数据。处理器1220可提供要发送的数据。
[0118]有线网络接口 1230可包括调制解调器。调制解调器可用于调制/解调来自或去往因特网840的出站/入站有线消息。有线网络接口 1230可以解调接收数据。解调数据可以传送到处理器1220。有线网络接口 1230可以调制将要从毫微微节点810通过有线网络接口 1230发送的数据。处理器1220可提供要发送的数据。
[0119]存储器1240可包括处理器缓存，后者包括多级分层缓存，其中不同级别具有不同容量和访问速度。存储器1240还可包括随机存取存储器(RAM)、其它易失性存储设备或非易失性存储设备。存储可以包括硬盘驱动器、光碟(例如，紧凑光碟(CD)或数字视频光碟(DVD))、闪存、软盘、磁带和Zip驱动器。
[0120]虽然是分开进行描述的，但应当明白，针对毫微微节点810所描述的功能模块不必是分开的结构元件。例如，处理器1220和存储器1240可能会实现在一个芯片上。处理器1220可以附加性地或者替换性地包含诸如处理器寄存器之类的存储器。类似地，功能模块中的一个或多个或各模块的功能的一些部分可实现在一个芯片上。或者，特定模块的功能可实现在两个或多个芯片上。
[0121]针对毫微微节点810所描述的功能模块中的一个或多个和/或这些功能模块的一个或多个的组合，如:处理器1220和消息格式化器1250，可由设计用于实现本文所描述的功能的以下器件实现:通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)，现场可编程门阵列(FPGA)或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件，或者它们的任何适当组合。针对毫微微节点810所描述的功能模块中的一个或多个和/或这些功能模块的一个或多个组合还可以实现为计算设备的组合，例如:DSP和微处理器的组合、多个微处理器、一个或多个微处理器与DSP通信的结合，或者任何其它这种结构。
[0122]图13是图8所示示例性接入终端822的功能框图。如同上面所讨论的一样，AT822可以是移动电话。通过从毫微微节点810接收UATI并将UATI中的标识信息传递给宏节点805，AT 822可用于辅助从毫微微节点810到宏节点805的切换。
[0123]AT 822可以包括:处理器1305，用于为存储、传输和/或AT 822的其它部件的控制来对信息进行处理。处理器1305还可以耦合到存储器1310。处理器可以从存储器1310读取信息或向其写入信息。存储器1310可用于在进行处理之前、期间或之后存储消息。特别是，存储器1310可用于存储UATI及所附标识信息。处理器1305还可以耦合到无线网络接口 1315。无线网络接口 1315可用于从毫微微节点810或宏节点805接收入站无线消息，并向它们发送出站无线消息。可将入站无线消息传递给处理器1305进行处理。处理器1305可以处理出站无线消息，将出站无线消息传递给无线网络接口 1315以进行传输。
[0124]处理器1305还可以耦合到消息解释器1320。在无线网络接口 1315从毫微微节点810收到的入站无线消息可以传递给处理器1305，并由处理器1305传递给消息解释器1320以用于其它处理。例如，消息解释器1320可用于从UATI分配消息中提取低位UATI和颜色码，以用于如上所述确定AT 822。消息解释器1320可将UAT1、颜色码和其它信息传递给处理器1305以进行其它处理。消息解释器1320也可以解释从宏节点805收到的请求消息中的信息。例如，如上所述，宏节点805可以向AT 822发送请求消息，以请求关于毫微微节点810的更多信息。特别是，宏节点805可请求颜色码和低位UATI。消息解释器1320可以处理此请求消息，并为处理器1305提供信息以响应请求消息。消息解释器1320也可以耦合到存储器1310来存储或提取信息以用于信息解释。
[0125]处理器1305还可以耦合到消息格式化器1325。消息格式化器1325可生成或格式化将要由无线网络接口 1315发送的出站无线消息。例如，消息格式化器1325可用于包括去往宏节点805的出站无线消息中的低位UATI和颜色码。如上所述，消息格式化器1325可用于包括请求从毫微微节点810切换到宏节点805的出站无线消息中的低位UATI和颜色码。无线出站消息可由消息格式化器1325传递给处理器1305以用于由无线网络接口 1315发送给宏节点805。然后，宏节点805可使用出站无线消息中的信息，包括低位UATI和颜色码，以便如上所述辅助确定源接入节点。消息格式化器1325可以直接耦合到存储器1310，以便存储或提取用于消息格式化的信息。
[0126]无线网络接口 1315可包括天线和收发机。收发机可以用于调制/解调发往或来自毫微微节点810和宏节点805的出站/入站无线消息。出站/入站无线消息可以通过天线发送/接收。天线可以用于在一个或多个信道上与毫微微节点810和宏节点805进行通信。出站/入站无线消息可包括语音和/或纯数据信息(在这里统称为“数据”)。无线网络接口 1315可以解调接收数据。无线网络接口 1315可以调制将要从AT 822通过无线网络接口 1315发送的数据。处理器1305可提供要发送的数据。
[0127]存储器1310可包括处理器缓存，后者包括多级分层缓存，其中不同级别具有不同的容量和访问速度。存储器1310还可包括随机存取存储器(RAM)、其它易失性存储设备或非易失性存储设备。存储可以包括硬盘驱动器、光碟(例如，紧凑光碟(CD)或数字视频光碟(DVD))、闪存、软盘、磁带和Zip驱动器。
[0128]虽然是分开进行描述的，但应当明白，针对接入终端822所描述的功能模块不必是分开的结构元件。例如，处理器1305和存储器1310可能会实现在一个芯片上。处理器1305可以附加性地或者替换性地包含存储器，例如处理器寄存器。类似地，功能模块中的一个或多个或各模块的功能的一些部分可以实现在一个芯片上。或者，特定模块的功能可实现在两个或多个芯片上。
[0129]针对AT 822所描述的功能模块中的一个或多个和/或这些功能模块的一个或多个组合，如:处理器1310、消息解释器1320和消息格式化器1325，可由设计用于实现本文所描述的功能的以下器件实现:通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)，现场可编程门阵列(FPGA)或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件，或者它们的任何适当组合。针对AT 822所描述的功能模块中的一个或多个和/或这些功能模块的一个或多个组合还可以实现为计算设备的组合，例如，DSP和微处理器的组合、多个微处理器、一个或多个微处理器与DSP通信的结合，或者任何其它这种结构。
[0130]图14是图8所示示例性宏节点805的功能框图。如同上面针对图8所讨论的一样，通过从AT 822接收标识信息并将标识信息发送给FGW 852，宏节点805可辅助从毫微微节点810到宏节点805的切换。在一个实施例中，宏节点805可确定毫微微节点810的地址并向毫微微节点810发送数据会话转移请求。宏节点805可包括无线网络接口 1410，用于从AT 822接收入站无线消息，并向AT 822发送出站无线消息。无线网络接口 1410可耦合到处理器1420。处理器1420可用于处理经由无线网络接口 1410来自或去往AT 822的入站及出站无线消息。处理器1420还可用于控制宏节点805的其它组件。处理器1420还可以耦合到有线网络接口 1430。有线网络接口 1430可用于从FGW 852接收入站有线消息，并向其发送出站有线消息。有线网络接口 1430可以接收入站有线消息，并将入站有线消息传递给处理器1420以进行处理。处理器1420可以处理出站有线消息，并将出站有线消息传递给有线网络接口 1430以发送给FGW 852。
[0131]处理器1420还可以通过一个或多个总线耦合到存储器1440。处理器1420可以从存储器1440读取信息或向其写入信息。存储器1440可用于存储信息以用于处理入站或出站、有线或无线消息。存储器1440也可用于存储标识信息，例如:宏节点805的地址、子网和颜色码。处理器1420还可以耦合到消息解释器1445。处理器可将入站有线和无线消息传递给消息解释器1445以进行处理。消息解释器1445可用于从在无线网络接口 1410收到的入站无线消息中提取信息。例如，从AT 822收到的入站无线消息可包括标识信息，如:低位UATI和源AN(比如毫微微节点810)的颜色码。消息解释器1445可以从由AT 822提供的入站无线消息中提取低位UATI和颜色码值。消息解释器1445可将这一标识信息传递给处理器1420以进行其它处理。消息解释器1445可用于处理入站无线消息，并为处理器1420提供信息，以便以请求更多信息的方式对入站无线消息作出响应。消息解释器1445也可以直接耦合到存储器1440，以便存储或提取用于消息解释的信息。
[0132]处理器1420还可以耦合到消息格式化器1450。消息格式化器1450可用于生成出站有线或无线消息。消息格式化器1450还可用于将生成的出站有线或无线消息传递给处理器1420。处理器1420可以将出站有线或无线消息传递给有线网络接口 1430或无线网络接口 1410以进行发送。有线网络接口 1430可以将出站有线信息发送到FGW 852。如上所述，出站有线消息可包括会话转移请求，后者包含AT 122的UATI。消息格式化器1450可将出站无线消息传递给处理器1420。处理器1420可以将出站无线消息传递给无线网络接口 1410以向AT 822发送。如上所述，出站无线消息可包括源AN(如:毫微微节点810)的标识信息请求。消息格式化器1450也可以直接耦合到存储器1440，以便存储或提取用于消息格式化的信息。
[0133]无线网络接口 1410可包括天线和收发机。收发机可以用于调制/解调发往或来自AT 822的出站/入站无线消息。入站/出站无线消息可以通过天线发送/接收。天线可用于通过一个或多个信道发送和/或接收来自宏节点805的出站/入站无线消息。出站/入站无线消息可包括语音和/或纯数据信息(在这里统称为“数据”)。无线网络接口1410可以解调接收数据。无线网络接口 1410可以调制将要从宏节点805通过无线网络接口 1410发送的数据。处理器1420可提供要发送的数据。
[0134]有线网络接口 1430可包括调制解调器。调制解调器可用于调制/解调来自或去往FGW 852的出站/入站有线消息。有线网络接口 1430可以使用本领域的已知方法根据一个或多个有线标准来解调接收数据。解调数据可发送给处理器1420。有线网络接口 1430可以使用本领域的已知方法根据一个或多个有线标准来调制将要从宏节点1410通过有线网络接口 1430发送的数据。处理器1420可提供要发送的数据。
[0135]存储器1440可包括处理器缓存，后者包括多级分层缓存，其中不同级别具有不同的容量和访问速度。存储器1440还可包括随机存取存储器(RAM)、其它易失性存储设备或非易失性存储设备。存储可以包括硬盘驱动器、光碟(例如，紧凑光碟(CD)或数字视频光碟(DVD))、闪存、软盘、磁带和Zip驱动器。
[0136]虽然是分开进行描述的，但应当明白，针对宏节点805所描述的功能模块不必是分开的结构元件。例如，处理器1420和存储器1440可能会实现在一个芯片上。处理器1420可以附加性地或者替换性地包含诸如处理器寄存器之类的存储器。类似地，功能模块中的一个或多个或各模块的功能的一些部分可以实现在一个芯片上。或者，特定模块的功能可实现在两个或多个芯片上。
[0137]针对宏节点805所描述的功能模块中的一个或多个和/或这些功能模块的一个或多个组合，如:处理器1420、消息解释器1445和消息格式化器1450，可由设计用于实现本文所描述的功能的以下器件实现:通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)，现场可编程门阵列(FPGA)或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件，或者它们的任何适当组合。针对毫微微节点810所描述的功能模块中的一个或多个和/或这些功能模块的一个或多个组合还可以实现为计算设备的组合，例如:DSP和微处理器的组合、多个微处理器、一个或多个微处理器与DSP通信的结合，或者任何其它这种结构。
[0138]图15是图8所示示例性毫微微网关(FGW)852的功能框图。如上文就图8所描述的一样，FGW 852可作为路由器用于在宏节点805和SGW 854之间路由消息。此外，通过根据标识符(如:FGW ID、BSC ID、颜色码、子网等)确定与毫微微节点810关联的SGW，FGff852可用于帮助确定切换源，如:毫微微节点810。在一个实施例中，FGW 852将颜色码和低位UATI映射到UATI，以确定毫微微节点810的地址。FGW 852可包括网络接口 1510，用于通过SGW 854从宏节点805或毫微微节点810接收入站消息，并向它们发送出站消息。网络接口 1510可耦合到处理器1520。处理器1520可用于处理由网络接口 1510接收的入站消息及其发送的出站消息。处理器1520可以通过一个或多个总线耦合到存储器1525。处理器1520可以从存储器1525读取信息或向其写入信息。存储器1525可用于在进行处理之前、期间或之后存储入站和出站消息。特别是，存储器1525可用于存储标识符，如:FGWID, BSC ID、颜色码、子网等。
[0139]处理器1520还可以耦合到路由单元1530。处理器1520可以将入站消息传递给路由单元1530以进行更多处理。路由单元1530会至少部分地根据入站消息的内容分析入站消息以确定一个或多个目标。例如，入站消息可能包含毫微微节点810的颜色码和/或BSC_ID。路由单元1530可以分析颜色码和/或BSC_ID，并确定毫微微节点810与SGW 854关联。路由单元1530可直接耦合到存储器1525以辅助作出路由决定。例如，存储器1525可以存储数据结构，如:列表或表格，其中包含将BSC_ID值与SGW的地址或其它标识符关联起来的信息。路由单元1530可用于使用BSC_ID在存储器1525中查找用于SGW的标识符。路由单元1530也可用于为处理器1520提供信息，如:SGW 854的地址或其它标识符，而BSC_ID和其它信息须发送给SGW 854。处理器1520可用于使用来自路由单元1530的这一信息来生成出站消息。处理器1520可以将出站消息传递给网络接口 1510以向SGW 854发送。
[0140]网络接口 1510可包括调制解调器。调制解调器可用于调制/解调出站/入站消息。网络接口 1510可以解调接收数据。解调数据可发送给处理器1520。网络接口 1510可以调制将要从FGW 852发送的数据。将要发送的数据可以从处理器1520收到。
[0141]存储器1525可包括处理器缓存，后者包括多级分层缓存，其中不同级别具有不同的容量和访问速度。存储器1525还可包括随机存取存储器(RAM)、其它易失性存储设备或非易失性存储设备。存储可以包括硬盘驱动器、光碟(例如，紧凑光碟(CD)或数字视频光碟(DVD))、闪存、软盘、磁带和Zip驱动器。
[0142]虽然是分开进行描述的，但应当明白，针对FGW 852所描述的功能模块不必是分开的结构元件。例如，处理器1520和存储器1525可能会实现在一个芯片上。处理器1520可以附加性地或者替换性地包含诸如处理器寄存器之类的存储器。类似地，功能模块中的一个或多个或各模块的功能的一些部分可以实现在一个芯片上。或者，特定模块的功能可实现在两个或多个芯片上。
[0143]针对FGW 852所描述的功能模块中的一个或多个和/或这些功能模块的一个或多个组合，如:处理器1520和路由单元1530，可由设计用于实现本文所