量子保密通信系统控制器的制造方法
【技术领域】
[0001]本发明涉及一种量子保密通信系统控制器，属于保密通信领域。
【背景技术】
[0002]量子保密通信利用其信息载体——单光子所具有的量子特性可实现通信的绝对安全性，在信息安全至上的国防、政治、金融等行业凸显出重要作用。但目前的技术基本上还是用计算机进行量子密码的生成。
[0003]目前，量子保密通信方面还没有使用FPGA作为控制器，也没有独立专利或公开发表的论文。
[0004]CN201010114280.0 “量子保密电话”公开了一种FPGA控制的量子保密电话，但仅限于系统组成、光学部分组成和系统工作流程，并没有公开FPGA控制器的具体组成和工作原理。
[0005]CN200910185177.2 “全时全通型量子网络路由器及扩展量子保密通信网络的方法”，公开了一种扩展量子保密通信网络的方法及一种新型的全时全通量子网络路由器，结合量子密钥分配的特点，通过引入光环行器和偏振分束器增加光信号的自由度，增强了量子保密通信网络的可扩展性，降低了对光波长资源的消耗。
[0006]CN201110235775.3 “一种远程量子保密通信的中继方法”，公开了一种远程量子保密通信的中继方法，由量子信道和高速光模块信道链接两用户终端的链路上设有至少一个以上的中继站，中继站采用相位编码的BB84协议生成各自相对独立的密钥，中继站每链接一次将对传输的信息加密一次，并生成一个相应的密钥，中继站以多个点对点的密钥分发进行连接和整合，实现超长距离的量子保密通信。具有点对点的远程量子保密通信，保密程度高，系统安全性好，传输效率高的优点，大大提高了量子通信的有效传输距离，解决了单系统安全通信距离受限制的难题。
[0007]CN201120299022.4 “远程量子保密通信系统”公开了一种远程量子保密通信系统，其特点是由量子信道和高速光模块信道连接A用户终端与B用户终端的链路上设有至少一个以上的中继站，中继站由上一级系统的接收端和下一级系统的发送端组成，接收端由量子信道和高速光模块信道与A用户终端或上一级系统的发送端连接；发送端由量子信道和高速光模块信道与B用户终端或下一级系统的接收端连接。具有点对点的远程量子保密通信，保密程度高，系统安全性好，传输效率高的优点，大大提高了量子通信的有效传输距离，解决了单系统安全通信距离受限制的难题。
[0008]CN201010114250.X “保偏即插即用量子保密通信系统”一种保偏即插即用量子保密通信系统，其优点是:利用保偏光纤实现出射光偏振的自动初始化，保证了偏振和干涉的稳定，无需人为调节。利用波分复用技术将时钟光和信号光通过一路光纤传输，节约了信道成本，提高了光纤利用率，避免了不同光纤中的相对抖动带来的影响，并且利用锁相环技术和滤波技术有效地消除了时钟信号脉冲对单光子探测的影响。
[0009]CN200910210539.9 “一种抗干扰量子保密直接通信的方法及系统”提供一种抗干扰量子保密直接通信的方法及系统，其中，该方法包括下列步骤:发送端进行非正交态组合编码，将一个比特随机扩展为两个比特，然后随机选择两个不同的基组合，并把这两个比特转换为所述基组合中相应的量子态后通过量子信道发送；接收端随机选择两个相同的基组合进行量子态测量，实现一个比特的确定测量。能够有效解决量子测不准条件下的量子保密直接通信问题，实现点到多点的量子信息分发。
[0010]韩佳佳的“量子保密通信及网络化研究” 一文中(理学硕士学位论文、第28页、第五章:实验系统中的电路控制)，采用简单的分立元件实现系统的控制。
【发明内容】
[0011]本发明的目的用FPGA作为控制器，提供一种量子保密通信中产生密码的控制以及算法处理的装置。
[0012]本发明解决其技术问题所采用的技术方案是:一种量子保密通信系统控制器，包括第一 FPGA芯片，以及分别与所述第一 FPGA芯片连接的第一时钟处理单兀、第一 SFP光模块、第一程序存储单兀、第一 I/O接口、第一 SMA连接器、第一程序加密芯片、第一 LED、第一USB芯片、第一 RS232芯片和第一密码产生控制按钮；还包括第二 FPGA芯片，以及分别与所述第二 FPGA芯片连接的第二时钟处理单元、第二 SFP光模块、第二程序存储单元、第二 I/O接口、第二 SMA连接器、第二程序加密芯片、第二 LED、第二 USB芯片和第二 RS232芯片，其中第一 SFP光模块通过光纤与第二 SFP光模块连接，所述第一 SMA连接器通过同轴电缆连接第二 SMA连接器。
[0013]所述第一 FPGA芯片包括第一 Schedule模块、第一计算机数据加密解密器、第一语音加密解密器、第一密码上传器、第一密码生成器、第一偏振控制器、第一偏振数据处理器、第一回传码解析器、第一密码指示产生器、第一密码校验器、第一专用通道训练控制器、第一初始随机密码发生器、第一初始随机密码编码器、第一传统密码通道信令执行解析器、第一传统密码通道数据通路、第一传统密码通道执行器和第一量子专用密码通道执行器，其中第一 Schedule模块的输出端分别与第一计算机数据加密解密器、第一语音加密解密器、第一密码上传器、第一密码生成器、第一偏振控制器、第一回传码解析器、第一密码指示产生器、第一密码校验器、第一专用通道训练控制器和第一初始随机密码发生器的输入端连接，第一 Schedule模块与第一传统密码通道信令执行解析器双向连接，第一计算机数据加密解密器的输入端与第一密码上传器的输出端连接，第一密码上传器的输出端与第一语音加密解密器的输入端连接，第一密码生成器的输出端与第一密码上传器输入端连接，第一密码指示产生器、第一密码校验器和第一初始随机密码发生器的输出端分别与第一密码生成器的输入端连接，第一偏振数据处理器的输出端与第一偏振控制器的输入端连接，第一回传码解析器的输出端与第一密码指示产生器的输入端连接，第一传统密码通道数据通路的输出端分别与第一偏振数据处理器、第一回传码解析器的输入端连接，第一传统密码通道数据通路的输入端与第一密码指示产生器的输出端连接，第一传统密码通道数据通路分别与第一密码校验器和第一传统密码通道执行器双向连接，第一传统密码通道执行器与第一传统密码通道信令执行解析器双向连接，第一专用通道训练控制器的输出端与第一量子专用密码通道执行器的输入端连接，第一初始随机密码发生器的输出端与第一初始随机密码编码器的输入端连接，第一初始随机密码编码器的输出端与第一量子专用密码通道执行器的输入端连接。
[0014]所述第二 FPGB芯片包括第二 Schedule模块、第二计算机数据加密解密器、第二语音加密解密器、第二密码上传器、第二密码生成器、第二偏振控制器、第二偏振数据处理器、第二回传码发生器、第二密码指示接收器、第二密码校验器、第二专用通道训练序列处理器、第二初始随机密码存储器、第二专用通道密码译码器、第二传统密码通道信令执行解析器、第二传统密码通道数据通路、第二传统密码通道执行器和第二量子专用密码通道执行器，其中第二 Schedule模块的输出端分别与第二计算机数据加密解密器、第二语音加密解密器、第二密码上传器、第二密码生成器、第二偏振控制器、第二回传码发生器、第二密码指示接收器、第二密码校验器的输入端连接，第二 Schedule模块的输入端分别与第二专用通道训练序列处理器、第二初始随机密码存储器的输出端连接，第二 Sched