供在其内使用。在一个示例中，装置 1100可包括能代表由处理器、软件、或其组合（例如，固件）实现的功能的功能块。在另一 示例中，装置1100可以是片上系统（S0C)或类似的集成电路（1C)。
[0071] 在一个实施例中，装置1100可包括用于从第二网络设备接收包括码元和循环前 缀的传输的电组件或模块1110。
[0072] 装置1100可包括用于对于该循环前缀的可使用部分确定第一信号的电组件 1120〇
[0073] 装置1100可包括用于对于该码元中的与该循环前缀的该可使用部分相对应的部 分确定第二信号的电组件1130。
[0074] 装置1100可包括用于基于第一信号和第二信号来确定第三信号的电组件1140。
[0075] 在进一步相关方面，装置1100可任选地包括处理器组件1102。处理器1102可经 由总线1101或类似通信耦合与组件1110-1140处于起作用的通信中。处理器1102可实行 对由电组件1110-1140所执行的过程或功能的发起和调度。
[0076] 在又一些相关方面，装置1100可包括无线电收发机组件1103。自立的接收机和/ 或自立的发射机可替代或协同收发机1103使用。装置1100还可以包括用于连接到一个或 多个其他通信设备或类似物等的网络接口 1105。装置1100可任选地包括用于存储信息的 组件，诸如举例而言存储器设备/组件1104。计算机可读介质或存储器组件1104可经由总 线1101或类似物等起作用地耦合到装置1100的其它组件。存储器组件1104可被适配成 存储用于对组件1110-1140及其子组件、或处理器1102、或本文所公开的方法的过程和行 为产生影响的计算机可读指令和数据。存储器组件1104可保留用于执行与组件1110-1140 相关联的功能的指令。虽然被示为在存储器1104外部，但是应理解，组件1110-1140可以 存在于存储器1104内。还应注意，图11中的组件可包括处理器、电子器件、硬件设备、电子 子组件、逻辑电路、存储器、软件代码、固件代码等，或其任何组合。
[0077] 根据本文中所描述的实施例的一个或多个方面，参考图12,示出了在良性信道状 况下对0FDM系统中的循环前缀资源进行有效分配的方法体系1200。该方法1200(其可由 网络实体或其类似物或其组件操作）可涉及在1210确定第二网络设备与循环前缀资源的 特定分配兼容。该方法1200可涉及在1220根据该特定分配来分配用于传送附加数据的循 环前缀资源。方法1200可涉及在1230在所分配的循环前缀资源上向第二网络设备传送该 附加数据。
[0078] 在相关方面，方法1200可进一步涉及确定良性信道状况的存在。确定良性信道状 况的存在可包括确定第一网络设备是毫微微蜂窝小区。确定良性信道状况的存在可包括确 定第二网络设备是毫微微蜂窝小区。该特定分配的可使用部分可以基于信道质量。该附加 数据可包括导频信号。该附加数据可包括短码元。
[0079] 在进一步的相关方面，方法1200可进一步涉及将关于该特定分配的配置消息发 送给第二网络设备。方法1200可进一步涉及从第二网络设备接收关于该特定分配的配置 消息。
[0080] 根据本文中所描述的实施例的一个或多个方面，图13示出了在良性信道状况下 对0FDM系统中的循环前缀资源进行有效分配的装置1300的设计。示例性装置1300可以 配置为计算设备或配置为处理器或类似设备/组件以供在其内使用。在一个示例中，装置 1300可包括能代表由处理器、软件、或其组合（例如，固件）实现的功能的功能块。在另一 示例中，装置1300可以是片上系统（S0C)或类似的集成电路（1C)。
[0081] 在一个实施例中，装置1300可包括用于确定第二网络设备与循环前缀资源的特 定分配相兼容的电组件或模块1310。
[0082] 装置1300可包括用于根据该特定分配来分配用于传送附加数据的循环前缀资源 的电组件1320。
[0083] 装置1300可包括用于在所分配的循环前缀资源上向第二网络设备传送该附加数 据的电组件1330。
[0084] 在进一步相关方面，装置1300可任选地包括处理器组件1302。处理器1302可经 由总线1301或类似通信耦合与组件1310-1330处于起作用的通信中。处理器1302可实行 对由电组件1310-1330所执行的过程或功能的发起和调度。
[0085] 在又一些相关方面，装置1300可包括无线电收发机组件1303。自立的接收机和/ 或自立的发射机可替代或结合收发机1303使用。装置1300还可以包括用于连接到一个或 多个其他通信设备或类似物等的网络接口 1305。装置1300可任选地包括用于存储信息的 组件，诸如举例而言存储器设备/组件1304。计算机可读介质或存储器组件1304可经由总 线1301或类似物等起作用地耦合到装置1300的其它组件。存储器组件1304可被适配成 存储用于对组件1310-1330及其子组件、或处理器1302、或本文所公开的方法的过程和行 为产生影响的计算机可读指令和数据。存储器组件1304可保留用于执行与组件1310-1330 相关联的功能的指令。虽然被示为在存储器1304外部，但是应理解，组件1310-1330可以 存在于存储器1304内。还应注意，图13中的组件可包括处理器、电子器件、硬件设备、电子 子组件、逻辑电路、存储器、软件代码、固件代码等，或其任何组合。
[0086] 根据本文中所描述的实施例的一个或多个方面，参考图14,示出了在良性信道状 况下对0FDM系统中的循环前缀资源进行有效分配的方法体系1400。该方法1400 (其可由 网络实体或其类似物或其组件操作）可涉及在1410确定第一网络设备与循环前缀资源的 特定分配兼容。该方法1400可涉及在1420根据该特定分配来分配用于接收附加数据的循 环前缀资源。方法1400可涉及在1430在所分配的循环前缀资源上从第一网络设备接收该 附加数据。
[0087] 在进一步的相关方面，方法1400可进一步涉及将关于该特定分配的配置消息发 送给第一网络设备。方法1400可进一步涉及从第一网络设备接收关于该特定分配的配置 消息。
[0088] 根据本文中所描述的实施例的一个或多个方面，图15示出了在良性信道状况下 对0FDM系统中的循环前缀资源进行有效分配的装置1500的设计。示例性装置1500可以 配置为计算设备或配置为处理器或类似设备/组件以供在其内使用。在一个示例中，装置 1500可包括能代表由处理器、软件、或其组合（例如，固件）实现的功能的功能块。在另一 示例中，装置1500可以是片上系统（S0C)或类似的集成电路（1C)。
[0089] 在一个实施例中，装置1500可包括用于确定第一网络设备与循环前缀资源的特 定分配相兼容的电组件或模块1510。
[0090] 装置1500可包括用于根据该特定分配来分配用于接收附加数据的循环前缀资源 的电组件1520。
[0091] 装置1500可包括用于在所分配的循环前缀资源上从第一网络设备接收该附加数 据的电组件1530。
[0092] 在进一步相关方面，装置1500可任选地包括处理器组件1502。处理器1502可经 由总线1501或类似通信耦合与组件1510-1530处于起作用的通信中。处理器1502可实行 对由电组件1510-1330所执行的过程或功能的发起和调度。
[0093] 在又一些相关方面，装置1500可包括无线电收发机组件1503。自立的接收机和/ 或自立的发射机可替代或结合收发机1503使用。装置1500还可以包括用于连接到一个或 多个其他通信设备等的网络接口 1505。装置1500可任选地包括用于存储信息的组件，诸如 举例而言存储器设备/组件1504。计算机可读介质或存储器组件1504可经由总线1501或 类似物等起作用地耦合到装置1500的其它组件。存储器组件1504可被适配成存储用于对 组件1510-1530及其子组件、或处理器1502、或本文所公开的方法的过程和行为产生影响 的计算机可读指令和数据。存储器组件1504可保留用于执行与组件1510-1530相关联的 功能的指令。虽然被示为在存储器1504外部，但是应理解，组件1510-1530可以存在于存 储器1504内。还应注意，图15中的组件可包括处理器、电子器件、硬件设备、电子子组件、 逻辑电路、存储器、软件代码、固件代码等，或其任何组合。
[0094] 无线多址通信系统能同时支持多个无线移动设备的通信。如以上所提及的，每个 终端可经由前向和反向链路上的传输与一个或多个基站通信。前向链路（或即下行链路） 是指从基站至终端的通信链路，而反向链路（或即上行链路）是指从终端至基站的通信链 路。此通信链路可经由单输入单输出系统、MHTO系统、或某种其他类型的系统来建立。
[0095] 本领域技术人员应理解，信息和信号可使用各种不同技术和技艺中的任何一种来 表示。例如，贯穿上面描述始终可能被述及的数据、指令、命令、信息、信号、位（比特）、码 元、和码片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子、或其任何组合来表示。
[0096] 本领域技术人员将进一步领会，结合本文的公开所描述的各种解说性逻辑框、模 块、电路、和算法步骤可被实现为电子硬件、计算机软件、或两者的组合。为清楚地解说硬件 与软件的这一可互换性，各种解说性组件、块、模块、电路、和步骤在上面是以其功能性的形 式作一般化描述的。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体系 统的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类 实现决策不应被解读为致使脱离本发明的范围。
[0097] 结合本文所公开的实施例描述的各种解说性逻辑、逻辑块、模块、组件、和电路可 用通用处理器、数字信号处理器（DSP)、专用集成电路（ASIC)、现场可编程门阵列（FPGA)或 其它可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其设计成执行本文所描 述功能的任何组合来实现或执行。通用处理器可以是微处理器，