一种相位校准方法、设备及通信系统的制作方法
【技术领域】
[0001] 本发明涉及通信技术领域，具体涉及一种应用于多机同步通信系统的相位校准方 法，以及一种具有相位校准功能的通信设备及其组成的通信系统。
【背景技术】
[0002] 现有的同步通信系统多基于SPI通讯总线系统，该总线系统主要包括M0SI(主机 输出/从机输入)、MIS0(主机输入/从机输出)、SCLK时钟线及SS片选线。工作方式为，主 机通过SCLK发送时钟信号，SS片选线发送片选信号，M0SI向从机发送控制命令、参数地址 和数据等信息，从机通过MIS0响应主机命令。
[0003] 这种协议下，每台从机单独占用一条SS片选线，仅仅用来选通，这种方式造成了 信道的浪费，且线路的增加不光增加了设备10 口的负担，而且在从设备较多、线路较长、走 线紧张的应用中，带来布线复杂、抗干扰性降低，维护麻烦，成本增加等负面问题。
[0004] 标准SPI协议上，从设备以总线方式回传数据，多个设备挂载在一条MIS0上，例如 当主机发送广播命令时，从机只能轮流进行信息的反馈，大大降低了响应实时性，尤其在时 延敏感的控制系统中，成了技术瓶颈。
[0005] 在隔离设备间，长距离传输的常规SPI通讯模块下，由于隔离芯片、特征阻抗不匹 配等原因会引起线路时延，边沿失真，且这些问题具有离散性，如通讯速率过高，各根线硬 件传输带来的这些差异性难以忽视，存在读错位的风险，因此通讯速率受限。
【发明内容】
[0006] 本发明的目的是提供一种相位校准方法及设备，实现多机同步通信系统各根数据 线的相位同步校准，降低读错位的风险，提高通信的速率和可靠性。
[0007] 为实现上述发明目的，本发明采用如下技术方案： 一种相位校准方法，应用于设置有主机设备和从机设备的多机同步通信系统，主机设 备通过数据发送线传输数据给各从机设备，各从机设备通过数据接收线传输数据给主机设 备，其特征在于：当主机设备上电或操作性复位时，在数据发送线上发送相位校准数据帧， 各从机设备识别出校验地址位有效时，从相位校准数据帧中获取含相位偏移信息的数据并 进行处理，生成数据发送线上的移相数据，对数据发送线进行相位校准；并产生校准应答信 号，主机设备从校准应答信号中获取数据接收线的含相位偏移信息的数据，处理后产生数 据接收线上的移相数据，对数据接收线进行相位校准。
[0008] 优选地，所述相位校准数据帧和校准应答信号中包含相位识别特征数，所述含相 位偏移信息的数据通过对相位识别特征数以时钟信号的倍频信号进行同步读取而获得。
[0009] 本发明的具有相位校准功能的通信设备，其特征在于包含： 相位校准模块，接收与相位校准相关的数据，生成含线路相位偏移信息的数据； 接收模块，将含线路相位偏移信息的数据和校准地址进行组合产生接收中断； CHJ模块，响应接收中断，读取含线路相位偏移信息的数据和校准地址，生成线路移相 数据； 译码控制模块，对线路移相数据进行译码后分类送到相位校准模块和接收模块进行相 位校准； 发送模块，发送与相位校准相关的数据。
[0010] 本发明还提供一种包含上述通信设备的多机同步通信系统。
[0011] 优选地，该系统中，一个设备的发送模块连接与其建立通信的设备的相位校准模 块。
[0012] 本发明的相位校准方法实现了多机同步通信系统各根数据线的相位同步校准，提 高了隔离设备间长距离同步通讯的速率和可靠性。
【附图说明】
[0013] 图1为本发明通信系统总线连接示意图； 图2为本发明通讯时序图； 图3为相位校准时序图； 图4为设备通信连接图。
【具体实施方式】
[0014] 下面结合附图和具体实施例对本发明技术方案进行详细说明。
[0015] 如图1所不，一种多机冋步通彳目系统，由一台主机设备和n台从机设备构成，n为 大于等于1的整数。本实施例取消了现有总线结构中功能单一的SS片选信号线，采用两 条数据发送线M0SI线(数据流向从主机设备到从机设备，M0SI1、M0SI2)、多条数据接收线 MIS0线(数据流向从从机设备到主机设备，与从机设备一一对应，每个从机设备各一条)、1 条SCLK时钟信号线实现一种新的多机同步通信总线。
[0016] 如图2,其中M0SI1传输的数据含帧头(帧头为连续多个1或0信号，除帧头以外的 其他数据段用与帧头相反逻辑的〇或1进行间隔，每个有效数据段长度小于帧头长度，以 区分帧头)、从机片选信号（由与各从机设备 对应的片选位数据组成，可以多选，片选位 有效时，对应的从机设备被同时选通与主机建立通信，响应M0SI2线上读写指令或数据）和 控制类信号(含同步信号和触发信号，同步信号用于同步多台从机的控制操作信号，例如启 停机控制同步信号。触发信号用于触发各从机相应功能模块，如采样模块)。M0SI2为主机 读写指令、读写地址和读写数据信号线。MIS0上传从机状态类信号、从机采集数据及响应主 机读写指令数据。SCLK为时钟信号线，由主机产生，各从机不但利用该时钟同步提取通讯信 号，并将该信号送入FPGA内部锁相环（PLL)，作为从机工作时钟。
[0017] 主从机通讯模块均采用FPGA实现，利用FPGA的并行处理能力，边读取位数据边分 析处理。时序上，帧格式设计片选信号在帧中靠前位置，从机提取出本机片选位数据，识别 该位为选通状态时，将接收处理M0SI2线上读写指令及数据。同样，M0SI1线控制类信号相 对于MIS0线上状态类信号在时序上靠后，在一帧信号传输过程中，主机先读取分析各从机 状态，根据状态发送相应控制信号，利用这种安排，主机可以在一帧内完成对从机的实时监 控。
[0018] 帧协议原理： 本协议分成常规协议和校验协议，常规协议为默认工作协议，用来传输正常数据；当主 机上电或操作性复位时将以检验协议产生M0SI1与M0SI2的相位校准数据帧，从机识别出 该帧后，将对相位校准参数进行更新，并产生校准应答信号，用来供主机对MISO线路相位 校准。
[0019] 常规协议(常规工作模式）： 主机通过M0SI1传送帧头、片选、触发控制类信号，通过M0SI2传送读写命令、参数地 址和数据类信号。从机通过MIS0传送状态标志、采集数据或读写响应数据。
[0020] 从机利用FPGA对接收的数据进行实时分析处理，当在M0SI1上检测到帧头(对应 图2、图3中的起始数据段，本实施例为11111)时，将对M0SI1线的同步计数信号清零，之后 每接收到一个SCLK，同步计数信号将加一，其他数据线也以此进行同步，作为帧中提取数据 的位索引。为了区分M0SI1中帧头与其他数据段，其他数据段之间用0进行间隔，每个有效 数据段需小于帧头长度，如图2中，片选信号有两个数据段CH_SEL0和CH_SEL1，每个数据 段设置4bits，对应8个从机，1表示选中，数据段之间用0间隔。TRIG0~TRIG7对应8个从 机设备的触发信号，每个数据段设置4bits，不同数据位对应从机设备中不同模块的触发控 制。
[0021] 当提取出本机片选位数据，并且该位为选通状态时，将接收处理传输中的M0SI2 线上读写指令及数据，并通过MIS0线CMD (命令）和DAT (数据）段将读写指令的反馈信号 和数据发送给主机。M0SI1与数据线M0SI2、MIS0帧尾不对齐，M0SI2和MIS0帧间衔接无间 隔，这种方式减少了信道的浪费，提高了单帧传输信息量。
[0022] 从机还通过MIS0主动上传本机状态标志TRIG-I (触发类状态）和STAT (其他状 态）至主机，这类信号与片选无关，不管选不选通都将作为必传信息上传主机，主机实时处 理从机状态标志，通过M0SI1发送触发控制信号（TRIG1~TRIG8)至从机，利用这种安排， 实现在一帧时间内完成对从机的实时监控。
[0023] 从机在采集数据主动上传模式激活后，即使没被片选信号选中，也将主动在MIS0 线CMD和DAT数据段传输采集到的数据。这种方式减少了 M0SI2线上信息传输量，降低了 误码风险和EMI干扰。
[0024] SCLK时钟被送至锁相环，产生新的通讯SCLK (25M)和从机工作时钟（100M)，利用 锁相环使得SCLK与系统工作时钟同源，同相位，保证系统工作同步性，提高稳定性。
[0025] 相位校准协议(相位校验模式）： 从机校验 如图3所示，在相位校验模式下（当主机设备上电或操作性复位时)，主机设备在数据发 送线上发送相位校准数据帧，各从机设备识别出校验地址位有效时，对M0SI1、M0SI2线相 位校准数据帧中包含的相位识别特征数(本实施例规定为1010,共4bits)以SCLK的N倍频 率信号(倍数越高，校准精度越高，本实施例N=4)进行同步读取，获得32bits (两根线)含相 位偏移信息的数据（该高频信号和SCLK利用锁相环同相处理），并将该相位偏移数据上传 CPU系统，CPU分析处理后，产生可在SCLK边沿触发(上升沿或下降沿，本实施例为下降沿） 时各根数据线读取准确数据的移相数据，该移相数据包含相位后移值（对M0SI1线和M0SI2 线均有效）和滞后标志数(对M0SI2线有效，当M0S