可配置的多核网络处理器的制造方法
【专利说明】可配置的多核网络处理器
[0001]相关申请的交叉引用
[0002]本申请要求于2013年3月12日提交的题为“ CONFI⑶RABLE MULTI CORE NETWORKPROCESSOR(可配置的多核网络处理器)”的美国非临时申请S/N.13/797，838的优先权，其通过援引全部明确纳入于此。
[0003]背景
[0004]领域
[0005]本公开一般涉及电子电路，并且尤其涉及具有可在流水线处理模式与并行处理模式之间配置的多个处理核的网络处理器。
【背景技术】
[0006]分组交换网络被广泛用于在个体和组织之间传送信息。在分组交换网络中，在共用信道上传送小型信息块或者数据分组。更具体地，信息在源头被分段成多个数据分组并且使用地址方案在信道上被路由至目的地。在目的地处，从这些分组重构信息。
[0007]网络上的许多设备包括被设计成处理数据分组的网络处理器。网络处理器是可以采用多个处理核的软件可编程设备。处理核可以是并行地专用的，以使得由网络处理器接收的每个数据分组被指派给对该数据分组执行所有必需的处理的处理核。替换地，处理核可以是以流水线方式专用的，其中流水线中的每个处理核专用于运行针对数据分组的特定子任务。在联网应用中，每种配置具有其自己的优点和缺点。例如，层2和层3网络协议良好地适于流水线处理，但是较高层协议(例如，深度分组检验(DPI))较好地适于并行处理。因此，在本领域中存在对高效地支持所有网络协议(例如，所有层网络协议)的单个解决方案的需要。
[0008]概述
[0009]公开了一种网络处理器。该网络处理器包括配置成处理数据分组的多个处理核，以及可配置成在流水线处理模式与并行处理模式之间配置处理核的处理模式机构。网络处理器还可以包括随处理核布置的多个先入先出(FIFO)接口。处理模式机构被配置成将FIFO接口与处理核互连以在流水线处理模式或者并行处理模式中操作。处理模式机构可以包括多个开关元件(例如，开关、多路复用器等)，这多个开关元件可被配置成互连处理核以在流水线处理模式或者并行处理模式中操作。处理模式机构还可以包括可被配置成互连处理核以在流水线处理模式或者并行处理模式中操作的结构逻辑和总线。
[0010]公开了另一种网络处理器。该网络处理器包括用于处理数据分组的装置，以及用于在流水线处理模式与并行处理模式之间配置该用于处理的装置的装置。网络处理器可以进一步包括随该用于处理的装置布置的多个FIFO接口。该用于配置的装置被配置成将FIFO接口与该用于处理的装置互连以在流水线处理模式或者并行处理模式中操作。该用于处理的装置可以包括多个处理核，以及该用于配置的装置可以包括可被配置成互连处理核以在流水线处理模式或者并行处理模式中操作的多个开关元件、或者结构逻辑和总线。
[0011]公开了一种用于处理数据分组的方法。该方法包括在所选处理模式中配置多个处理核，该所选处理模式是流水线处理模式和并行处理模式中的一者。该方法还包括根据所选处理模式来将数据分组分发给该多个处理核，以及根据所配置的处理模式从该多个处理核中的一个或多个处理核接收一个或多个数据分组。配置该多个处理核可以包括将多个开关元件配置成互连处理核以在流水线处理模式或并行处理模式中操作，或者将结构逻辑和总线配置成互连处理核以在流水线处理模式或并行处理模式中操作。
[0012]公开了一种计算机程序产品。该计算机程序产品包括计算机可读介质，该计算机可读介质包括可由网络处理器执行的代码。网络处理器包括多个处理核和处理模式机构。该代码在网络处理器中执行时使该网络处理器在所选处理模式中配置多个处理核。所选处理模式可以是流水线处理模式和并行处理模式中的一者。该代码还使网络处理器根据所选处理模式来将数据分组分发给该多个处理核，以及根据所配置的处理模式从该多个处理核中的一个或多个处理核接收一个或多个数据分组。
[0013]公开了另一种网络处理器。该网络处理器包括配置成处理数据分组的多个处理核，其中这些处理核可在流水线处理模式与并行处理模式之间配置。该网络处理器可以包括配置成互连处理核以在流水线处理模式或者并行处理模式中操作的多个开关。该网络处理器可以包括存储器以及用于向处理核提供对存储器的访问的存储器总线，其中该存储器总线互连处理核以在流水线处理模式或者并行处理模式中操作。
[0014]应理解，根据以下详细描述，装置和方法的其他方面对于本领域技术人员而言将变得容易明白，其中以解说方式示出和描述了装置和方法的各个方面。如将认识到的，这些方面可以按其他和不同的形式来实现并且其若干细节能够在各个其他方面进行修改。相应地，附图和详细描述应被认为在本质上是解说性的而非限制性的。
[0015]附图简述
[0016]现在将参照附图作为示例而非限定地在详细描述中给出装置和方法的各个方面，其中:
[0017]图1是解说电信系统的示例的概念框图。
[0018]图2是可配置的多核网络处理器的框图。
[0019]图3是处于流水线处理模式中的可配置的多核网络处理器的框图。
[0020]图4是处于并行处理模式中的可配置的多核网络处理器的框图。
[0021]图5是用于在流水线处理模式与并行处理模式之间配置多核网络处理器的处理模式机构的框图。
[0022]图6是用于在流水线处理模式与并行处理模式之间配置多核网络处理器的另一处理模式机构的框图。
[0023]图7是用于使用可在流水线处理模式与并行处理模式之间配置的多核网络处理器来处理数据分组的方法的流程图。
[0024]详细描述
[0025]以下将参照附图更全面地描述本公开的各个方面。然而，本公开可由本领域技术人员用许多不同形式来实施并且不应解释为被限定于本文给出的任何具体结构或功能。确切而言，提供这些方面以使得本公开将是透彻和完整的，并且其将向本领域技术人员完全传达本公开的范围。基于本文中的教导，本领域技术人员应领会，本公开的范围旨在覆盖本公开的任何方面，不论其是独立实现的还是与本公开的任何其他方面组合实现的。例如，可以使用本文所阐述的任何数目的方面来实现装置或实践方法。另外，本公开的范围旨在覆盖使用除了本公开的其他方面之外的或者取代本公开的其他方面的其他结构和/或功能性来实践的此类装置或方法。应当理解，本文中所披露的本公开的任何方面可由权利要求的一个或多个元素来实施。
[0026]尽管本文将描述特定方面，但这些方面的众多变体和置换落在本公开的范围之内。尽管提到了优选方面的一些益处和优点，但本公开的范围并非旨在被限定于特定益处、用途或目标。确切而言，本公开的各方面旨在宽泛地应用于不同的电路、技术、系统、网络和方法，其中的一些作为示例在附图和以下描述中解说。详细描述和附图仅仅解说本公开而非限定本公开，本公开的范围由所附权利要求及其等效技术方案来定义。
[0027]以下将参照附图更全面地描述各种概念。然而，这些概念可由本领域技术人员用许多不同形式来实施并且不应解释为被限定于本文给出的任何具体结构或功能。确切而言，提供这些概念是为了使得本公开将是透彻和完整的，并且其将向本领域技术人员完全传达这些概念的范围。详细描述可以包括具体细节。然而，对于本领域技术人员将显而易见的是，没有这些具体细节也可实践这些概念。在一些实例中，众所周知的结构和组件以框图形式示出以避免煙没本公开通篇所给出的各种概念。
[0028]本公开中通篇给出的各种概念良好地适于实现在网络元件中。网络元件(例如，路由器、交换机、桥接器、或类似的联网设备)包括通信地互连网络上的其他装备(例如，其他网络元件、终端站、或类似联网设备)的任何联网装备。
[0029]这些概念可以在硬件中或者在硬件平台上执行的软件中实现。硬件或硬件平台可以是通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑组件、分立的门或晶体管逻辑、分立的硬件组件、或其任何组合、或者被设计成执行本文描述的功能的任何其他合适的组件。通用处理器可以是微处理器，但在替换方案中，处理器可以是任何常规的处理器、控制器、微控制器、或状态机。处理器还可以被实现为计算组件的组合，例如DSP与微处理器的组合、多个微处