一种降低数据转发过程中fifo开销的方法

文档序号:9420271阅读:261来源:国知局
一种降低数据转发过程中fifo开销的方法
【技术领域】
[0001]本发明涉及基于FPGA的数据转发技术领域,特别涉及一种降低数据转发过程中FIFO开销的方法。
【背景技术】
[0002]FIFO,First Input First Output的缩写,先入先出队列,这是一种传统的按序执行方法,先进入的指令先完成并引退,跟着才执行第二条指令。
[0003]在基于FPGA (Field 一 Programmable Gate Array,现场可编程门阵列)的数据转发设计中,FIFO是数据缓存、报文整形、流量控制、策略查找、通道选择等模块必不可少的组成部分。每个模块开辟的FIFO大小都要求能存放下流经本模块的最大报文,模块越多,需要的FIFO越大,在FPGA内部RAM资源有限的前提下,FIFO开销的大小直接决定了 FPGA内部可使用RAM资源的多寡。
[0004]现有技术下的数据转发方法中,尚无对于FIFO的降低开销的设计。

【发明内容】

[0005]为了解决现有技术的问题,本发明提供了一种降低数据转发过程中FIFO开销的方法,可以在保证满足功能、性能要求的前提下,尽可能的降低FIFO的开销,从而显著降低FPGA板卡的硬件成本。
[0006]本发明所采用的技术方案如下:
一种降低数据转发过程中FIFO开销的方法,包括以下步骤:
A、FPGA收到报文数据后,将报文载荷缓存下来,将报文头送往后续模块;
B、报文头处理结束后,从缓存中取出报文载荷,拼接到报文头后,组成完整报文转发出去,完成数据转发。
[0007]步骤A中,不参与运算的报文载荷,只缓存于入端口的FIFO中。
[0008]步骤A中,参与处理数据的各后续模块,只存储并处理报文头数据,不再缓存报文载荷。
[0009]本发明提供的技术方案带来的有益效果是:
1、不参与运算的报文载荷,只缓存于入端口的FIFO中,参与处理数据的各模块,只存储并处理报文头数据,不再缓存报文载荷。
[0010]2、报文头数据处理完毕后,需将缓存的报文载荷取出,拼接到报文头后,组成完整报文转发出去,实现了报文的转发。
[0011]3、因为除入口模块外,各模块不再单独缓存报文载荷,因此FIFO的使用量降低为1/N,N为转发设计中包含的模块数量。
综上所述,采用本发明的方法,可将数据转发面的FIFO使用量降低至原设计的1/N (N为转发设计中包含的模块数量)。本方法适用于FPGA内部RAM资源紧张,对数据流量要求不高的场合。
【附图说明】
[0012]为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
[0013]图1为本发明的一种降低数据转发过程中FIFO开销的方法的工作原理图。
【具体实施方式】
[0014]为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
[0015]实施例一
如附图1所示,本实施例的一种降低数据转发过程中FIFO开销的方法,其方法步骤如下:
FPGA收到报文数据后,将报文载荷缓存下来,将报文头送往后续模块,在各模块中传递的是报文头数据,报文头处理结束后,从缓存中取出报文载荷,完成数据转发。不参与运算的报文载荷,只缓存于入端口的FIFO中,参与处理数据的各模块,只存储并处理报文头数据,不再缓存报文载荷。
[0016]以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
【主权项】
1.一种降低数据转发过程中FIFO开销的方法,包括以下步骤: A、FPGA收到报文数据后,将报文载荷缓存下来,将报文头送往后续模块; B、报文头处理结束后,从缓存中取出报文载荷,拼接到报文头后,组成完整报文转发出去,完成数据转发。2.根据权利要求1所述的一种降低数据转发过程中FIFO开销的方法,其特征在于,所述的步骤A中,不参与运算的报文载荷,只缓存于入端口的FIFO中。3.根据权利要求1所述的一种降低数据转发过程中FIFO开销的方法,其特征在于,所述的步骤A中,参与处理数据的各后续模块,只存储并处理报文头数据,不再缓存报文载荷。
【专利摘要】本发明涉及基于FPGA的数据转发技术领域,特别涉及一种降低数据转发过程中FIFO开销的方法。本发明中,FPGA收到报文数据后,将报文载荷缓存下来,将报文头送往后续模块,在各模块中传递的是报文头数据,报文头处理结束后,从缓存中取出报文载荷,完成数据转发。本发明的一种降低数据转发过程中FIFO开销的方法,可以在保证满足功能、性能要求的前提下,尽可能的降低FIFO的开销,从而显著降低FPGA板卡的硬件成本。
【IPC分类】H04L12/861
【公开号】CN105141546
【申请号】CN201510389392
【发明人】毕研山, 于治楼, 姜凯
【申请人】浪潮集团有限公司
【公开日】2015年12月9日
【申请日】2015年7月6日
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1