一种图像数据模拟源的制作方法
【技术领域】
[0001]本发明涉及一种图像数据模拟源，属于通信技术领域。
【背景技术】
[0002]在一些专用相机的研制过程中，需要研制对应的图像采集设备，而为了测试图像采集设备能否正常工作，需要搭建完整的信号链路进行调试。此时若采用真实相机作为图像输入，会给相机带来额外的风险，尤其是当相机研制成本较高时，会增加额外的成本。因此研制专用的图像数据模拟源来模拟相机的工作过程及数据输出接口是很有必要的。
[0003]目前常见的相机图像模拟源的手段主要有:用硬件电路生成图像数据，或者在控制器内部存储一幅图像数据。
[0004]发明人在研究的过程中发现，该相机图像模拟源存在以下缺点:数据形式单一，不能实现输出多帧的图像数据及帧同步、行同步等信号，且图像数据不易灵活改变。
【发明内容】
[0005]本发明的目的在于设计一种图像数据模拟源，该图像数据模拟源为了在图像采集设备测试时避免使用真实相机作为图像输入，能够模拟实际相机的工作模式、工作流程，产生图像数据及帧同步、行同步等信号，并能使图像数据可灵活改变。
[0006]本发明的目的通过以下技术方案来具体实现:
[0007]—种图像数据模拟源，包括通信接口单元、存储器单元、缓存单元、输出接口单元和控制单元；
[0008]所述通信接口单元包括控制指令通信接口和数据重写通信接口 ；
[0009]所述控制指令通信接口与上位机相连，采用全双工串行通信模式，用以接收上位机发送的命令和辅助数据，并回传应答指令；
[0010]所述数据重写通信接口，一端通过USB线接到计算机上，另一端则与控制单元相连，实现从计算机接收要写入的图像数据，
[0011]所述控制单元通过总线与所述存储器单元连接，从而将图像数据写入存储器单元中存储；
[0012]所述缓存单元通过总线与所述控制单元连接，用以缓存图像数据，解决存储器单元读出速率与数据输出速率不匹配的问题；
[0013]所述输出接口单元的输入端与所述控制单元的输出端连接，按照数据收发协议，采用TIA/EIA-644标准的高速LVDS接口输出图像数据，能把并行数据转化为Channel Link串行数据，并输出时钟，发送给与所述输出接口单元输出端连接的显示终端显示。
[0014]进一步的，还包括电源管理单元；
[0015]所述电源管理单元分别与所述通信接口单元、存储器单元、缓存单元、输出接口单元和控制单元连接，用于对图像数据模拟源供电。
[0016]进一步的，所述控制单元采用FPGA(Field-Programmable Gate Array，现场可编程门阵列)，用于实现所述图像数据模拟源内芯片的驱动控制、数据的转存、工作模式和工作流程的判断控制。
[0017]进一步的，所述存储器单元和缓存单元之间还包括数据拼接模块，用于图像数据的拼接和打包。
[0018]进一步的，所述缓存单元为SRAM (Static RAM，静态随机存储器)芯片；
[0019]存储器单元为FLASH存储器单元；
[0020]所述控制单元采用FPGA模块实现，实现FLASH存储器、SRAM芯片的驱动控制、数据的转存，实现工作模式和工作流程的判断控制。
[0021]进一步的，所述控制单元包括:数据重写通信接口模块、乒乓缓存模块、FLASH驱动模块、模式选择模块、数据拼接模块、SRAM驱动模块、控制命令通信接口模块和ChannelLink接口模块；
[0022]所述数据重写通信接口模块的输入端与USB转串口桥接芯片连接，所述数据重写通信接口模块的输出端与乒乓缓存模块的输入端连接；所述乒乓缓存模块的输出端与FLASH驱动模块连接；所述FLASH驱动模块与FLASH存储器连接；所述FLASH驱动模块的输出端与数据拼接连接，所述数据拼接模块的输出端与SRAM驱动连接，所述SRAM驱动模块与SRAM芯片连接；
[0023]所述模式选择模块的输入端与跳线连接，所述模式选择模块的输出端与FLASH驱动模块的输入端连接；
[0024]控制命令通信接口模块与串行驱动/接收器连接；
[0025]Channel Link接口模块与串行发送器连接。
[0026]进一步的，当控制指令通信接口接收到控制器发送的命令帧后，确认本机地址码，计算校验码，如果地址码及校验码正确则进行应答，应答完毕后处于接收状态；如果地址码或校验码不正确则不应答，也不执行任何操作。
[0027]进一步的，所述输出接口单元能产生相应的帧同步和行同步使能信号。
[0028]本发明还公开了一种图像数据模拟源的通信方法，该方法包括以下步骤:
[0029]S1:系统上电后，根据跳线状态决定存储器单元的工作模式并执行相应的工作流程；
[0030]S2:存储器单元为读的模式下，等待接收上位机发来的控制指令并执行相应的操作；
[0031]进一步的，步骤SI具体包括:
[0032]Sll:跳线状态为写模式，对存储器单元进行解锁、擦除操作；
[0033]解锁、擦除完成后，给计算机发送完成信号，计算机通过串口发送图像数据，并在控制单元的控制下将图像数据写入到存储器单元中；
[0034]S12:跳线状态为读模式，则从存储器单元中读出图像数据。
[0035]更进一步的，步骤S2具体包括:
[0036]S21:等待接收上位机发来的指令；
[0037]S22:收到开始拍照指令，将存储在存储器单元中的图像数据读出，经缓存单元缓存后，通过输出接口单兀技规定速率传给显不终立而;
[0038]S23:收到停止拍照指令，将当前帧的图像数据发送完毕后，停止读出图像数据，返回步骤S21 ；
[0039]S24:收到增益设置指令，则将图像数据左移一位后输出，再次收到增益设置指令后，回到初始状态继续输出图像；
[0040]S25:若收到控制单元复位指令，返回步骤S21。
[0041]本发明提供的图像数据模拟源，能够替代真实相机用来进行图像采集设备调试，具有以下特点:能模拟实际相机的工作模式和工作流程，产生图像数据及帧同步、行同步等信号，能灵活改动图像数据，并具有体积小、便于携带、简单方便、工作性能稳定、可靠等优点。该图像模拟源具有广泛的应用前景，可以用于采用Channel Link总线接口的设备中，具有良好的硬件兼容性。
【附图说明】
[0042]下面根据附图和实施例对本发明作进一步详细说明。
[0043]图1是本发明图像数据模拟源的示意图；
[0044]图2是本发明图像数据模拟源的结构框图；
[0045]图3是本发明控制单元的结构框图；
[0046]图4是本发明图像数据模拟源的工作流程图。
【具体实施方式】
[0047]下面将结合附图对本发明的实施例进行详细的说明，其中，图1是本发明图像数据模拟源系统的工作连接示意图。计算机采用通用的串口调试软件，将图像数据从计算机发送给图像数据模拟源。图像模拟源接收图像数据并存储到自身FLASH存储器中。上位机给图像数据模拟源发送命令与辅助数据。图像模拟源把自身存储的图像数据经SRAM缓存后，通过Channel Link接口输出至显示终端显示。
[0048]图2是本发明图像数据模拟源的结构框图。图像数据模拟源以FPGA为核心，在工作时FPGA先把预存在Flash存储器中的图像数据读入并缓存在SRAM中，然后通过ChannelLink接口输出图像；FPGA还可以通过串口接收计算机发送的图像数据并对Flash存储器进行重新烧写；图像数据模拟源与上位机的通信接口采用全双工LVDS电平的串行通信方式。
[0049]图3是本发明控制单元的结构框图。控制单元包括:模式选择、控制命令通信接口、数据重写通信接口、FLASH驱动、SRAM驱动、Channel Link接口、乒乓缓存、数据拼接。控制单元驱动FLASH存储器、SRAM存储器等器件，并按照协议对数据进行处理输出。此外，FPGA还实现了数据缓存处理、数据拼接等工作。
[0050]图4是本发明图像数据模拟源的工作流程图。合理有效地控制图像数据模拟源的工作模式及工作流程。
[0051]实施例一
[0052]—种图像数据模拟源，包括通信接口单元、存储器单元、缓存单元、输出接口单元和控制单元；
[0053]所述通信接口单元包括控制指令通信接口和数据重写通信接口 ；
[0054]所述控制指令通信接口与上位机相连，采用全双工串行通信模式，可接收上位机发送的命令和辅助数据，并回传应答指令；
[0055]具体的，所述的控制指令通信接口与上位机相连，采用全双工LVDS电平的串行通信模式，将LVDS信号转换为TTL电平信号，可接收上位机发送的命令和辅助数据，并回传应答指令。
[0056]所述数据重写通信接口，一端通过USB线接到计算机上，另一端则与控制单元相连，实现从计算机接收要写入的图像数据，以便将图像数据写入FLASH存储器中，FLASH存储器单元用于存储计算机发来的图像数据。数据重写通信接口的波特率可以根据实际需要选择相应的波特率，如115200bps。
[0057]所述控制单元通过总线与所述存储器单元连接，从而将图像数据写入存储器单元中存储；
[0058]所述缓存单元通过总线与所述控制单元连接，用以缓存图像数据，解决存储器单元读出速率与数据输出速率不匹配的问题；
[0059]所述输出接口单元的输入端与所述控制单元的输出端连接，按照数据收发协议，采用TIA/EIA-644标准的高速LVDS接口输出图