在电子设备中执行数据采样控制的方法及其装置的制造方法
【技术领域】
[0001]本发明涉及在基于压控振荡器(voltage controlled oscillator，VC0)的接收机中数据采样相移拓扑(data sampling phase shift topology)，更具体地，涉及用于在电子设备中执行数据采样控制的方法和相关装置。
【背景技术】
[0002]根据现有技术，为了克服信道损耗引起的符号间干扰(inter symbolinterference, ISI)，传统系统的传统接收机通常以改变采样阈值来提高信噪比(signal-to-noise rat1, SNR)的方式实现。例如，通过采用判决反馈均衡器(decis1nfeedback equalizer, DFE)结构，传统接收机可以在不同时间点以不同阈值(例如，阈值LEV_H或LEV_L)对数据采样，以基于先前的数据补偿一阶后标(1st post cursor)(或者TAPI)。然而，沿着时间轴与采样时间点的不同侧分别对应的抖动裕量(jitter margin),在TAPI阶数(level)增加的情形下可能会变得不同，这可能会降低整个传统系统的整体性能。因此，需要新的方法和相应的架构来改善抖动裕量，同时保持数据采样路径的最小延迟。
【发明内容】
[0003]有鉴于此，本发明提供一种用于在电子设备中执行数据采样控制的方法和相关装置。
[0004]本发明提供的用于在电子设备中执行数据采样控制的方法和相关装置，当在基于压控振荡器的接收机中接收数据时，自动地调整数据采样相位，从而改善抖动裕量，同时保持数据采样路径的最小延迟。
[0005]依据至少一个优选实施方式，提供了在电子设备中执行数据采样控制的方法。该方法包括如下步骤:检测该电子设备中判决反馈均衡器接收机的接收信号的数据模式是否匹配预定数据模式，以选择性地触发该判决反馈均衡器接收机的数据采样时间偏移配置；以及当该数据采样时间偏移配置被触发时，利用移相时钟，而不是与该判决反馈均衡器接收机的正常配置相对应的正常时钟，来作为该判决反馈均衡器接收机中边缘采样器的边缘采样器时钟，以锁定到该接收信号的边缘时刻，并且控制该移相时钟和该正常时钟分别具有不同的相位以将该判决反馈均衡器接收机的数据采样时间偏移，用于在该判决反馈均衡器接收机中执行数据采样，其中，该移相时钟是该正常时钟的派生时钟
[0006]依据至少一个优选实施方式，提供了在电子设备中执行数据采样控制的装置。该装置包括该电子设备的至少一部分，该装置可以包括压控振荡器和耦接到该压控振荡器的控制模块。压控振荡器被设置为生成用于该电子设备的时钟。控制模块被设置为检测该电子设备中判决反馈均衡器接收机的接收信号的数据模式是否匹配预定数据模式，以选择性地触发该判决反馈均衡器接收机的数据采样时间偏移配置。当该数据采样时间偏移配置被触发时，该控制模块利用移相时钟，而不是与该判决反馈均衡器接收机的正常配置相对应的正常时钟，来作为该判决反馈均衡器接收机中边缘采样器的边缘采样器时钟，以锁定到该接收信号的边缘时刻，并且该控制模块控制该移相时钟和该正常时钟分别具有不同的相位，以将该判决反馈均衡器接收机的数据采样时间偏移，用于在该判决反馈均衡器接收机中执行数据采样，其中，该移相时钟是该正常时钟的派生时钟。并且该时钟包括该正常时钟，并且该移相时钟不是从该压控振荡器输出的。
[0007] 上述执行数据采样控制的方法和相关装置可以自动地调整数据采样相位以改善抖动裕量同时保持数据采样路径的最小延迟，从而可以增强包含该电子设备的系统的整体性能。因此，现有技术的问题（例如，不平衡裕量的问题）得以解决。本发明的方法和相关装置可以自适应地调整数据采样时间，因而可以准确地追踪DFE接收机的接收信号的眼形图并平衡抖动裕量。
[0008] 在阅读各个附图中例示的优选实施例的如下详细描述之后，本发明的这些和其他目的对本领域技术人员来说无疑将变得显而易见。
【附图说明】
[0009]图1根据本发明的第一实施方式例示了用于在电子设备中执行数据采样控制的装置的示意图。
[0010]图2根据本发明的实施方式例示了用于在电子设备中执行数据采样控制的方法的流程图。
[0011]图3根据本发明的实施方式例示了图2所示的方法中涉及的采样时间偏移控制方案。
[0012]图4根据本发明的实施方式例示了表示在图3所示的采样时间偏移控制方案的初始化阶段中一些抖动裕量的眼形图。
[0013] 图5根据图4的实施方式例示了表示在图3所示的采样时间偏移控制方案的动态追踪阶段中一些抖动裕量的眼形图。
[0014]图6根据本发明的另一实施方式例示了表示在图3所示的采样时间偏移控制方案的初始化阶段中一些抖动裕量的眼形图。
[0015] 图7根据图6的实施方式例示了表示在图3所示的采样时间偏移控制方案的动态追踪阶段中一些抖动裕量的眼形图。
[0016]图8根据本发明的另一实施方式例示了图2所示方法涉及的采样时间偏移控制方案。
【具体实施方式】
[0017] 在说明书及后续的权利要求当中使用了某些词汇来指称特定的元件。本领域一般技术人员应可理解，制造商可能会用不同的名词来称呼同一元件。本说明书及后续的权利要求并不以名称的差异来作为区别元件的方式，而是以元件在功能上的差异来作为区别的基准。在通篇说明书及后续的权利要求当中所提及的“包含”是开放式的用语，故应解释成“包含但不限定于”。此外，“耦接”一词在此是包含任何直接及间接的电气连接手段。因此，若文中描述第一装置电性连接于第二装置，则代表该第一装置可直接连接于该第二装置，或通过其他装置或连接手段间接地连接至该第二装置。
[0018]图1根据本发明的第一实施方式例示了用于在电子设备中执行数据采样控制的装置100的示意图，其中装置100可以包括该电子设备的至少一部分(例如，部分或全部)。例如，装置100可以包括上述电子设备的一部分，更特别地，装置100可以是电子设备内诸如至少一个集成电路(integrated circuit, 1C)的至少一个硬件电路及其相关电路。在另一个例子中，装置100可以是整个的上述电子设备。在另一个例子中，装置100可以包括包含有上述电子设备的系统(包含有该电子设备的无线通信系统)。电子设备的例子可以包括，但不限于，手机、平板电脑和个人电脑(例如笔记本电脑或台式电脑)。
[0019]如图1所示，装置100可以包括一组采样器110、相位检测器120、压控振荡器(voltage controlled oscillator, VCO) 130 和親接到 VCO 130 的控制模块 140。例如，米样器组110可以包括至少一个数据采样器，以及可以包括边缘采样器114，该至少一个数据采样器可统称为数据采样器112。此外，控制模块140可以包括至少一个移相电路，该至少一个移相电路可统称为移相电路142。此外，图1所示的至少一部分组件可以在电子设备中的判决反馈均衡器(decis1n feedback equalizer, DFE)接收机内实现。例如，诸如阈值LEV_H或LEV_L的一些电压电平阈值可以输入至数据采样器112，用于执行判决反馈均衡等，以提高从DFE接收机的输出端Dout获得的输出数据(即，从DFE接收机的输出端Dout输出的输出信号所承载的数据)的正确性，其中，DFE接收机的输出数据的正确性可以通过误码率(bit error rate, BER)测量。
[0020]根据这个实施方式，采样器组110被设置为对DFE接收机的接收信号(例如，从DFE接收机的输入端Din接收的输入信号)执行采样操作，生成采样结果。例如，数据采样器112可以根据数据采样器时钟CKDATA(即，数据采样器112的参考时钟)对接收信号执行采样操作，生成数据采样器112的采样结果。在另一个例子，边缘采样器114可以根据边缘采样器时钟CKED(;E (即，边缘采样器114的参考时钟)对接收信号执行采样操作，生成边缘采样器114的采样结果。因此，根据数据采样器112的采样结果和边缘采样器114的采样结果，相位检测器120可以对数据采样器112的采样结果和边缘采样器114的采样结果执行检测操作(例如，相位检测操作和/或频率检测操作)，以控制VC0 130，更具体地，暂时增加从VC0 130输出的至少一个时钟的频率或暂时保持上述从VC0 130输出的至少一个时钟的频率不变。例如，VC0 130被设置为生成用于电子设备的时钟，每个时钟的频率由相位检测器120控制，这些时钟的例子可以包括，但不限于，时钟CK。和时钟CK 18。。当生成时钟CK。和时钟CK.时，时钟CK。的相位可以视为零相位，时钟CK ■的相位可以视为180度。
[0021]此外，控制模块140被设置为根据DFE接收机的接收信号执行数据模式检测，以生成数据模式检测结果，并响应于数据模式检测结果而选择性地改变DFE接收机的配置(例如，硬件配置)。由于改变了 DFE接收机的配置，控制模块140可以改变VC0 130与采样器组110之间的时钟路径中的至少一个时钟路径，并且/或者可以选择性地启用或禁用控制模块140内的一些组件。根据这个实施方式，控制模块140可以利用移相电路142来调整上述VC0 13