基于udp的tdma协议控制方法与平台的制作方法
【技术领域】
[0001 ]本发明涉及一种基于UDP的TDMA协议控制方法与平台，具体地说是在UDP数据传输协议下，实现基于TDMA的信道接入控制的方法与平台。
【背景技术】
[0002]随着互联网的飞速发展，以太网的应用也越来越广泛，速度也越来越快。目前，近八成的网络都采用的是以太网技术。同时，随着技术的不断成熟与进步，以太网的应用范围也不再局限于局域网，基于以太网的接入技术也得到了广泛的应用。物理层与链路层间的接口是接入网领域中不断发展的技术，其职能是负责从物理层得到的数据中提取ATM，IP分组，通过物理层与链路层间的高速接口提交给专用ASIC或网络处理器进行处理。物理层与链路层间的接口负责在物理层和链路层之间传输数据，通常发送方向定义为链路层到物理层的数据传输，接收方向定义为物理层到链路层的数据传输，一般支持变长的数据包格式传输，并且要求数据的发送方和接收方都拥有独立的流量控制。数据的发送方提供发送数据的有效标识，数据接收方提供接收空间的有效标识。
[0003]基于UDP的TDMA协议控制技术研究对于以太网接入技术有着重大的意义，随着制造工艺的不断提升，集成电路的集成度也越来越高，相同面积可以集成更多的元件，但是这也使得制造一片芯片所需要的时间和成本也相应的提高了。这些问题给FPGA提供了很好的发展机遇，在FPGA上实现UDP的TDMA协议控制，并将其应用到以太网的相关应用中，是有一定的实际意义的。
【发明内容】
[0004]本发明的目的是提供一种基于UDP的TDMA协议控制方法与平台，在此平台上实现TDMA协议的控制，从而使得上MAC软件与物理层软件实现互联互通。
[0005]为了达到上述目的，本发明采用的技术方案是:
[0006]一种基于UDP的TDMA协议控制方法，包括有以太网的驱动设计方法，网口数据适配设计方法、控制数据缓存设计方法、业务数据缓存设计方法、调制数据适配设计方法，由步骤S1、S2、S3、S4和S5共5个步骤完成，其中:
[0007]所述步骤SI以太网的驱动设计方法，完成FPGA芯片与外部以太网PHY的接口，在FPGA中占据着非常重要的地位；
[0008]所述步骤S2网口数据适配设计方法，用于实现下MAC与网口I/O间收发数据的缓存、以及实现收发数据位宽上的适配；
[0009]所述步骤S3控制数据缓存设计方法，实现控制数据的缓存；
[0010]所述步骤S4业务数据缓存设计方法，实现业务数据的缓存；
[0011]所述步骤S5调制解调器数据适配设计方法，用于实现MAC层与调制解调器间所交互的收发数据在接口形式及时序上的适配、实现MAC层对物理层(调制解调器、射频模块、天线等)的时隙调度控制信号的传递、实现上MAC端应用程序对物理层状态参数设置与查询信号的传递。
[0012]所述步骤SI包含有步骤SI 1、S12和S13，共3个步骤，其中:
[0013]所述步骤Sll完成发送器功能，在千兆速率下，向PHY提供GTXCLK信号，TXD、TXEN、TXER信号与此信号同步；
[0014]所述步骤S12完成接收器功能，有接收时钟信号RXCLK、接收数据RXD、接收数据有效指示RXDV、接收数据出错指示RXER;
[0015]所述步骤S13完成管理配置，包括配置接口时钟MDC、配置接口，对PHY芯片MII寄存器进行读写操作；
[0016]所述步骤S2包含有步骤S21和S22共2个步骤，其中:
[0017]所述步骤S21完成发数据缓存与数据位宽适配，利用FIFO实现数据位宽从Sbit到32bit的转变；
[0018]所述步骤S22完成收数据缓存与位宽适配，利用FIFO实现数据位宽从32bit到8bit的转变；
[0019]所述步骤S3包含有步骤S31和S32，其中:
[0020]所述步骤S31完成上行控制数据缓存，缓存来自物理层的待向上MAC提交的控制数据包；
[0021]所述步骤S32完成下行控制数据缓存，解析下行的控制包，并对待发送的控制数据包缓存；
[0022]所述步骤S4包含有步骤S41和S42，其中:
[0023]所述步骤S41完成上行业务数据缓存，缓存来自物理层的待向上MAC提交的业务数据包；
[0024]所述步骤S42完成下行业务数据缓存，缓存待提交物理层发送的业务IP包数据；
[0025]所述步骤S5包含有步骤S51和S52，其中:
[0026]所述步骤S51完成MAC层对物理层(MODEM、射频模块、天线等)的时隙调度控制信号的传递；
[0027]所述步骤S52完成实现上MAC端应用程序对物理层状态参数设置与查询信号的传递。
[0028]一种基于UDP的TDMA协议控制平台，其平台包括:综合业务处理模件I，ATOM核心板模件2、变频板模件3 ο综合业务处理模件I和ATOM核心板模件2通过网口相连，与变频板模件3构成了基于UDP的TDMA协议控制平台。
[0029]所述综合业务处理模件I为模块化结构，包括I个FPGA芯片11，I个中频DAC信号处理器 12，I个USB串口 13，I个以太网口 14，I个FLASH15，I个JTAG 口 16。
[0030]所述ATOM核心板模件2，包括I个CPU 21，I个收发频率控制单元22，I个发功率控制单元23，I个人机接口板24，I个FLASH模块25。
[0031 ]所述变频板模件3，包括I个FPGA芯片31，I个频合指示单元32，I个ADC转化模块33。
[0032]本发明基于UDP的TDMA协议控制功能，提出了在FPGA平台上实现协议传输的一种新方法。该方法满足MAC层软件到物理层软件的设计与传输需求，实现了两者之间的互联互通，使得TDMA的协议功能实现方式更加简单化。
[0033]本发明可作为基于UDP的TDMA协议控制的一种新方法，首先分析硬件平台是否满足软件的协议架构及要求;然后对相应的硬件资源进行分析是否满足传输速率和存储容量要求;最后对TDMA协议控制相应的软件模块按照功能进行划分，使其满足软件实现的要求。
[0034]本发明提供基于UDP的TDMA协议控制平台，采用模块化结构设计，明确接口标准，以简明的结构建立硬件平台，侧重以功能和电路模块对应。具体是将综合业务软件、上MAC软件对应硬件平台的综合业务电路模件、ATOM核心板电路模件。该平台只需要网线和PC机就可以实现媒体传输功能。同时本发明具有理念新颖、设计简单、方法可靠、实用性强，操作灵活快捷，整体结构合理等特点。
【附图说明】
[0035]图1本发明TDMA协议控制方法流程图
[0036]图2以太网的驱动设计方法流程图
[0037]图3网口数据适配设计方法流程图
[0038]图4网口数据适配发数据缓存与数据位宽适配设计方法流程图
[0039]图5网口数据适配收数据缓存与数据位宽适配设计方法流程图
[0040]图6控制数据缓存设计方法流程图[0041 ]图7业务数据缓存设计方法流程图
[0042]图8调制解调器数据适配设计方法流程图
[0043]图9本发明电路模件电原理框图
[0044]图中符号说明:
[0045]I为综合业务处理模件，2为ATOM核心板模件，3为变频板模件。
[0046]11为FPGA芯片，12为中频DAC信号处理器，13为USB串口，14为以太网口，15为FLASH，16为 JTAG 口。
[0047]21为CPU，22为收发频率控制单元，23为发功率控制单元，24为人机接口板，25为FLASH模块。
[0048]31为FPGA芯片，32为频合指示单元，33为ADC转化模块。
【具体实施方式】
[0049 ]请参阅图1至图9所示，为本发明具体实施例。
[0050]从图1至图8可以看出:
[0051]—种基于UDP的TDMA协议控制方法，包括有以太网的驱动设计方法，网口数据适配设计方法、控制数据缓存设计方法、业务数据缓存设计方法、调制数据适配设计方法，由步骤S1、S2、S3、S4和S5共5个步骤完成，其中:
[0052]所述步骤SI以太网的驱动设计方法，完成FPGA芯片与外部以太网PHY的接口，在FPGA中占据着非常重要的地位；
[0053]所述步骤S2网口数据适配设计方法，用于实现下MAC与网口I/O间收发数据的缓存、以及实现收发数据位宽上的适配；
[0054]所述步骤S3控制数据缓存设计方法，实现控制数据的缓存；
[0055]所述步骤S4业务数据缓存设计方法，实现业务数据的缓存；
[0056]所述步骤S5调制解调器数据适配设计方法，用于实现MAC层与调制解调器间所交互的收发数据在接口形式及时序上的适配、实现MAC层对物理层(调制解调器、射频模块、天线等)的时隙调度控制信号的传递、实现上MAC端应用程序对物理层状态参数设置与查询信号的传递。
[0057]所述步骤SI包含有步骤S11、S12和S13，共3个步骤，其中:
[0058]所述步骤Sll完成以太网发送器功能，在千兆速率下，向PHY提供GTXCLK信号，TXD、TXEN、TXER信号与此信号同步；
[0059]所述步骤SI2完成以太网接收器功能，有接收时钟信号RXCLK、接收数据RXD、接收数据有效指示RXDV、接收数据出错指示RXER;
[0060]所述步骤S13完成以太网管理配置，包括配置接口时钟MDC、配置接口，对PHY芯片MII寄存器进行读写操作。
[0061]所述步骤S2包含有步骤S21和S22共2个步骤，其中:
[0062]所述步骤S21完成发数据缓存与数据位宽适配。
[0063]所述步骤S21，含有步骤S211、S212、S213共3个步骤，其中:
[0064]所述步骤S211完成添加MAC头部数据；
[0065]所述步骤S212完成TXIP包缓存，利用FIFO实现对TX IP包的缓存；
[0066]所述步骤S213完成位宽的转变，利用FIFO实现数据位宽从32bit到8bit的转变。
[0067]所述步骤S22完成收数据缓存与位宽适配。
[0068]所述步骤S22，含有步骤S221、S222、S223、S224共4个步骤，其中:
[0069]所述步骤S221完成对非法(非本地MAC地