Genlock同步锁相系统及方法
【技术领域】
[0001]本发明涉及数字电视技术领域，尤其涉及一种Genlock同步锁相系统及方法。
【背景技术】
[0002]帧同步是一种使显示像素的扫描与同步源实现同步的过程，帧同步相能够借助硬件使每个显示屏上的帧实现同步，同时还能在多个显示屏上刷新画面，如果应用在多台显示器上显示，帧同步系统有助于保持画面的连贯性。
[0003]Genlock同步锁相是一种帧同步技术，通常用于视频后期处理、非线性编辑(NLE)和演播室。该技术可以使工作站图形系统的输出信号与外部生成的(GEN)信号进行同步(LOCK)，从而确保演播室中的所有设备(摄像机、录像机、动画或字幕机等等)之间的有效协作。可以使一套或多套系统与同一同步源实现同步，能够使视频的刷新和外部视频源保持一致，当提供了一个适当的信号后，系统就会把它的显示刷新率和这个信号进行锁定。例如，现有的部分电视墙画面的同步化中就应用了 Genlock同步技术，使得所有画面的闪烁跳动都一致。
[0004]但是，在数字电视技术领域中，常规广电系统各前端设备信号输出同步时需要针对Genlock同步信号采用专用的同步器，其价格高昂，且其能够接入的设备数目非常有限，系统的运行能力差。
【发明内容】
[0005]本发明所要解决的技术问题是，提供一种，用于Genlock同步锁相技术方案，使得可接入的视频设备数量不受限制，提高系统的运行能力和降低系统成本。
[0006]为解决以上技术问题，一方面，本发明提供一种Genlock同步锁相系统，包括:
[0007]同步分离器，用于接入外部Genlock信号，并对所述Genlock信号进行解析，分离出多相位输入同步信号;所述多相位输入同步信号包括水平相位同步信号、垂直相位信号和场相位同步信号；
[0008]时序发生器，用于在所述多相位输入同步信号的驱动下，产生用于同步锁相的视频像素时钟和时序信号；
[0009]可编程数字逻辑电路，用于接入和缓存视频数据，计算出所述视频数据中的同步信息，并根据所述视频数据中的同步信息与所述Genlock信号的同步信息之间的传输延迟时间，确定是否同步锁定Genlock信号。
[0010]在一种可实现的方式中，所述可编程数字逻辑电路包括:视频输入FIFO单元、视频缓存器、Genlock延迟计算器和视频输出FIFO单元；
[0011]所述视频输入FIFO单元，用于接入视频数据，将所述视频数据进行时钟隔离，产生视频输入时钟，并且提取出所述视频数据的起始视频帧、像素点数量和行数量，以视频帧为单位将所述视频数据写入所述视频缓存器；
[0012]所述视频缓存器为多端口存储器，用于将所述视频数据进行缓存；
[0013]所述Genlock延迟计算器，用于实现所述Genlock信号的输入与所述视频数据的输出的同步，并将与所述视频数据的输出同步的Genlock信号进行锁定，产生输出缓存延迟信号；
[0014]所述视频输出FIFO单元，用于根据所述Genlock延迟计算器产生的输出缓存延迟信号，调整视频数据的输出延时。
[0015]进一步地，所述Genlock延迟计算器，还用于在Genlock信号锁定失败时产生缓存重启信号;所述视频缓存器为多端口存储器，还用于根据所述缓存重启信号，重新读出所述视频数据至所述视频输出FIFO单元。
[0016]优选地，所述视频缓存器包括:DDR存储器、多端口存储控制器和存储读写逻辑单元；
[0017]所述DDR存储器，用于根据视频数据的帧大小对缓存空间进行划分和存储；
[0018]所述多端口存储控制器，用于根据输入的视频数据，以及所述视频输入FIFO单元提取出的起始视频帧、像素点数量和行数量，控制所述视频数据在所述DDR存储器上的写入地址；
[0019]所述多端口存储控制器，还用于根据所述Genlock延迟计算器产生的缓存重启信号，控制所述DDR存储器中的数据读出地址；
[0020]所述存储读写逻辑单元，用于基于所述视频输入时钟，将所述视频数据写入所述DDR存储器中的与所述写入地址相对应的缓存空间上，和/或者，基于所述视频像素时钟，将所述DDR存储器中的与所述读出地址相对应的缓存空间上的数据读出。
[0021]优选地，所述Genlock延迟计算器中包括:有限状态机，用于实时监控Genlock信号在与所述视频数据进行同步锁相过程中的各个状态，根据同步锁相过程中产生的多个信号控制各个状态之间的跳转，以实现对所述Genlock信号进行同步锁定或者重新启动同步锁相过程。
[0022]进一步地，所述同步分离器，还用于自动检测输入视频参考信号格式，并在输入视频参考信号发生切换时，自动重新锁定分离输出的多相位输入同步信号。
[0023]再进一步地，所述时序发生器，还用于根据所述视频数据中的同步信息与所述Genlock信号的同步信息之间的传输延迟时间，基于视频像素时钟并通过软件进行配置，修正所述时序信号相对于所述多相位输入同步信号的偏移。
[0024]另一方面，本发明还提供了一种Genlock同步锁相方法，包括:
[0025]接入外部Genlock信号，并对所述Genlock信号进行解析，分离出多相位输入同步信号;所述多相位输入同步信号包括水平相位同步信号、垂直相位信号和场相位同步信号；
[0026]在所述多相位输入同步信号的驱动下，产生用于同步锁相的视频像素时钟和时序信号；
[0027]接入和缓存视频数据，计算出所述视频数据中的同步信息，并根据所述视频数据中的同步信息与所述Genlock信号的同步信息之间的传输延迟时间，确定是否同步锁定Genlock信号。
[0028]进一步地，所述接入和缓存视频数据，计算出所述视频数据中的同步信息，并根据所述视频数据中的同步信息与所述Genlock信号的同步信息之间的传输延迟时间，确定是否同步锁定Genlock信号，包括:
[0029]接入视频数据，将所述视频数据进行时钟隔离，产生视频输入时钟，并且提取出所述视频数据的起始视频帧、像素点数量和行数量，以视频帧为单位写入所述视频数据；
[0030]将所述视频数据进行缓存；
[0031]实现所述Genlock信号的输入与所述视频数据的输出的同步，并将与所述视频数据的输出同步的Genlock信号进行锁定，产生输出缓存延迟信号；
[0032]根据所述Genlock延迟计算器产生的输出缓存延迟信号，调整视频数据的输出延时。
[0033]优选地，所述Genlock同步锁相方法还包括:根据所述视频数据中的同步信息与所述Genlock信号的同步信息之间的传输延迟时间，基于视频像素时钟并通过软件进行配置，修正所述时序信号相对于所述多相位输入同步信号的偏移。
[0034]本发明实施例提供的Genlock同步锁相技术方案，通过对外部Genlock信号的解析和分离，获得多相位输入同步信号，以产生用于同步锁相的视频像素时钟和时序信号;利用可编程数字逻辑电路的便捷性，计算出视频数据中的同步信息，并根据视频数据中的同步信息与Genlock信号的同步信息之间的传输延迟时间，实时监控和调整时序信号的偏移，以同步锁定Genlock信号，实现在数字电视视频处理领域中多个系统之间信号同步，无需采用价格高昂的专用同步器，使得接入的视频设备数目不受限制，大大降低系统成本和提高系统的运行能力。
【附图说明】
[0035]图1是本发明提供的Genlock同步锁相系统的一个实施例的结构不意图。
[0036]图2是本发明提供的视频缓存器的一个实施例的结构示意图。
[0037]图3是本发明提供的有限状态机的一种工作流程图。
[0038]图4是本发明提供的Genlock同步锁相方法的一个实施例的步骤流程图。
[0039]图5是本发明提供的根据同步信息锁定Genlock信号的一个方法流程图。
【具体实施方式】
[0040]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，均属于本发明保护的范围。