、161ane 4分屏3种模式。
[0024]优选的，上述各V-BY-0NE视频输出模块均可独立配置V-BY-0NE视频编码参数和传输参数;根据输入的一路V-BY-0NE视频信号，可生成具有不同特性的多路V-BY-0NE视频信号;可用于同时供给多个具有相同分辨率、而具有不同显示特性的V-BY-0NE液晶模组。
[0025]优选的，上述V-BY-0NE视频信号单路转多路的装置，其V-BY-0NE视频输出模块还包括V-BY-0NE信号驱动模块;V-BY-0NE信号驱动模块与V-BY-0NE视频信号分屏模块连接；V-BY-0NE信号驱动模块的输出端作为V-BY-0NE视频输出模块的V-BY-0NE视频信号输出端；该V-BY-0NE信号驱动模块用于调整各通道的V-BY-0NE视频信号的输出电气特性和传输特性。
[0026]为实现本发明目的，按照本发明的另一个方面，提供了一种V-BY-0NE视频信号单路转多路的方法，包括如下步骤:
[0027](1)对V-BY-ONE协议进行解析，产生V-BY-ONE组包数据；
[0028](2)根据解码相关参数与V-BY-0NE组包数据，对V-BY-0NE并行解调总线数据进行解码、合并操作，恢复出图像信号源的V-BY-0NE基准图像信号；
[0029]其中，解码相关参数包括VESA、JEIDA传输标准，6?10bit图像色阶，同步信号的正反向，传输链路数；
[0030](3)将上述V-BY-0NE基准图像信号转换为RGB视频信号；
[0031](4)缓存上述RGB视频信号数据；同时，根据基准图像的同步信号检测出其图像的水平分辨率和垂直分辨率；
[0032](5)根据V-BY-0NE基准图像的分辨率与输出链路对应的待测模组的时序参数获取各链路对应的待测模组的点屏时序信号;根据该点屏时序信号接收缓存的输出通道图像数据，并根据预设的待测模组的图像编码参数，将输出通道图像数据转换成各通道对应的点屏RGB图像信号；
[0033](6)对上述点屏RGB图像信号进行各个链路数据的分割、重组，比特重排，生成各个输出链路的V-BY-0NE并行数据；
[0034](7)调整各个输出链路的V-BY-0NE视频信号内部的时钟与数据信号的延时，使得所有的链路的V-BY-0NE视频信号经过连接电缆后均可同时到达待测V-BY-0NE液晶模组；
[0035](8)对经过延时调整的各链路V-BY-0NE进行合并，并进行分屏处理。
[0036]优选的，上述V-BY-0NE视频信号单路转多路的方法，在步骤(8)之后还包括如下步骤(9):
[0037](9)对经过延时调整后的各链路的V-BY-0NE视频信号进行输出电气特性和传输特性调整，使得到达待测模组的各链路的V-BY-0NE视频信号的质量和信号幅值均能达到模组接收要求;其中，输出电气特性和传输特性调整包括预加重调整、驱动强度调整、V-BY-0NE电气幅值调整、摆率调整和输出阻抗调整。
[0038]优选的，上述V-BY-0NE视频信号单路转多路的方法，其输入的单路V-BY-0NE视频信号来自图像信号源;步骤(2)之前，还包括对图像信号源发出的V-BY-0NE视频信号进行调整和解调的步骤，具体如下:
[0039](a)接收图像信号源发送的V-BY-0NE链路视频信号，对各链路的输入信号进行端接、阻抗匹配以及信号均衡和放大；
[0040 ] (b)根据V-BY-0NE电气标准，对经过步骤(a)调整后的各链路V_BY_0NE信号进行信号判决和重建，消除输入信号过冲、下冲和毛刺，输出具有标准电气特性的V-BY-0NE视频信号，以避免干扰导致后续模块的误判；
[0041 ] (c)对上述具有标准电气特性的V-BY-0NE视频信号各个链路内部的时钟与数据信号之间的延迟进行处理，使各数据信号之间、数据信号与时钟信号之间保持对齐；
[0042]在该步骤中，由于各链路的延迟差异不同，对各个链路的内部时钟、数据延迟分别调整；
[0043](d)采用各链路的时钟信号对相应链路内并行的数据信号进行采样和解调，获得各链路的V-BY-0NE并行解调总线数据。
[0044]总体而言，通过本发明所构思的以上技术方案与现有技术相比，能够取得下列有益效果:
[0045](1)采用本发明提供的V-BY-0NE视频信号单路转多路的装置和方法，可根据1路V-ΒΥ-0ΝΕ视频信号，获取多路用于大量液晶模组点屏测试的V-BY-0NE视频信号，实现对V-BY-0ΝΕ视频信号的扩展；
[0046](2)本发明提供的V-BY-0NE视频信号单路转多路的装置，对输入的V-BY-0NE视频信号进行延迟同步控制和信号重建，消除因传输线缆和外部干扰可能导致的接收错误；
[0047](3)本发明提供的V-BY-0NE视频信号单路转多路的装置，多个输出接口可同时输出V-BY-0NE视频信号，而由于各V-BY-0NE视频输出模块互相独立，因此各路V-BY-0NE视频信号之间彼此独立，互不干扰；各V-BY-0NE视频输出模块均可单独调整图像时序参数、V-ΒΥ-0ΝΕ视频编码方式、V-BY-0NE传输链路数、输出驱动、输出传输特性、输出V-BY-0NE电气特性、输出延时参数;适用于对大量具有相同分辨率但特性有差异的模组在不同工作环境下，同时进行点屏验证；
[0048](4)本发明提供的V-BY-0NE视频信号单路转多路的装置，输出的各路V-BY-0NE视频信号能在不同的工作环境和传输线缆下同时使用;操作简单，无需其他辅助设备，适用于大规模测试；
[0049](5)本发明提供的V-BY-0NE视频信号单路转多路的装置，可采用FPGA(现场可编程逻辑阵列)芯片实现，具有工作可靠、价格低廉、便于后期维护和升级的特点。
【附图说明】
[0050]图1是是本发明提供的V-BY-0NE视频信号单路转多路装置的功能框图；
[0051 ]图2是本发明实施例提供的V-BY-0NE视频信号单路转多路装置的功能框图；
[0052]图3是本发明实施例里的V-BY-0NE视频接收模块示意图；
[0053]图4是本发明实施例里的V-BY-0NE视频输出模块通道1示意图；
[0054]在所有附图中，相同的附图标记用来表示相同的元件或结构，其中:1_人机接口模块、2-接收匹配模块、3-电气重建模块、4-延时对齐模块、5-解调模块、6-V-BY-0NE协议模块、7-V-BY-0NE视频解码模块、8-V-BY-0NE转RGB模块、9-RGB图像数据缓存模块、10-RGB图像分辨率检测模块、11-本地图像时序产生模块、12-输出通道图像数据缓存模块、13-RGB图像产生模块、14-V-BY-0NE视频信号转换模块、15-V-BY-0NE延时调整模块、16-V-BY-0NE视频信号接受模块、17-V-BY-0NE视频信号分屏模块、18-V-BY-0NE信号驱动模块、2-1-第一接收匹配子模块、2-2-第二接收匹配子模块、2-N-第N接收匹配子模块、3-1-第一电气重建子模块、3-2-第二电气重建子模块、3-N-第N电气重建子模块、4-1-第一延时对齐子模块、4-2-第二延时对齐子模块、4-N-第N延时对齐子模块、5-1-第一解调子模块、5-2-第二解调子模块、5-N-第N解调子模块、15-1-第一 V-BY-0NE延时调整子模块、15-2-第二 V-BY-0NE延时调整子模块、15-N-第N V-BY-0NE延时调整子模块、17-1-4 Lane分屏子模块、17-2-8 Lane分屏子模块、17-3-16 Lane分屏子模块。
【具体实施方式】
[0055]为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
[0056]本发明提供的V-BY-0NE视频信号单路转多路装置，其功能框图如图1所示，包括一个V-BY-0NE视频信号输入接口、一个V-BY-0NE视频控制信号输入接口、多个V-BY-0NE视频信号输出接口、以及固化于可编程逻辑器件内的V-BY-0NE协议模块6、V-BY-0NE视频解码模块7、V-BY-0NE转RGB模块8、RGB图像数据缓存模块9、RGB图像分辨率检测模块10和多个V-ΒΥ-0ΝΕ视频输出模块；
[0057]其中，V-BY-0NE协议模块6与V-BY-0NE视频解码模块7连接，V-BY-0NE视频解码模块7与V-BY-0NE转RGB模块8连接，V-BY-0NE转RGB模块8与RGB图像分辨率检测模块10和RGB图像数据缓存模块9连接，RGB图像分辨率检测模块10和RGB图像数据缓存模块9与各V-BY-0ΝΕ视频