一种基于多核dsp的多通道图像采集处理系统的制作方法
【专利说明】—种基于多核DSP的多通道图像采集处理系统
[0001]
技术领域
[0002]本发明涉及一种图像采集处理系统，具体涉及一种基于多核DSP的多通道图像采集处理系统。
【背景技术】
[0003]图像处理采集系统在工业领域应用十分广泛，例如人脸识别、智能数字监控、纸张污点分析、多路图像拼接等等。目前这些应用广泛的图像采集处理系统往往使用的是专用的图像处理DSP，这类DSP的优势在于具有Video Port，可以直接通过视频解码芯片连接PAL制式的模拟CCD摄像头，但是缺点在于这类DSP的运算能力有限，往往不能支持并行多通道实时图像处理算法，并且单芯片可接入的CCD摄像头数量较少。高端的通用多核DSP单核心具有高运算性能，往往还具有同时支持浮点运算能力，多个核心的特点又使得这类DSP支持多通路并行处理，但是通用的多核DSP的缺点在于不具有Video Port，使得这类DSP在连接PALffj拭模拟CCD摄像头时复杂性加大，成本也相应增加，所以通用多核DSP往往凭借其具有千兆网接口的优势应用于连接千兆网摄像机的场合，而千兆网摄像机的成本又远远大于传统的PAL制式模拟CCD摄像头。
[0004]在多通道而又不需要超高清图像的应用场合，例如多路人脸识别系统中，无论是专用的图像处理DSP还是通用的多核DSP往往都面临着两难。前者是因为性能不足，需要大量芯片，板卡尺寸、复杂度、成本都相应增加;后者则因为不具有专用的视频接口，当连接多路PAL制式模拟CCD摄像头时，面临着相同的问题。
【发明内容】
[0005]发明目的:为了克服现有技术中存在的不足，针对通用多核DSP连接模拟PAL制式CCD摄像机的复杂性，本发明提供了一种低采集成本的基于多核DSP的多通道图像处理采集系统，能够同时连接多个模拟PAL制式CCD摄像头，并行采集多个场景图像，并可利用DSP的多核特性，实现多场景并行实时处理。
[0006]技术方案:为实现上述目的，本发明提供一种基于多核DSP的多通道图像采集处理系统，包括能够同时采集多路图像数据送往后端进行并行处理的多路PAL制式模拟CCD摄像头、对各路PAL制式模拟CCD摄像头采集得到的模拟PAL制式视频信号进行滤波处理的滤波网络、对滤波处理完的数据进行模数转换的视频解码芯片、能够并行采集多路解码处理得到的数字视频信号的FPGA芯片、接收多路图像数据的多核DSP单元以及接收多核DSP单元处理完的数据并进行实时显示和存储的PC终端，所述多核DSP单元具有多个核心，每个DSP核心处理一路图像数据。
[0007]进一步地，所述FPGA芯片利用Ping-Pong操作将每帧数据送入多核DSP单元的存储器中。
[0008]进一步地，所述PAL制式模拟C⑶摄像头的数量为8个。
[0009 ] 进一步地，所述FPGA芯片外挂了两片SRAM芯片，所述FPGA芯片利用两片SRAM实现Ping-Pong 操作。
[0010]进一步地，所述多核DSP单元和FPGA芯片之间为SR1 5G 4X数据传输链路。
[0011]进一步地，所述多核DSP单元和PC终端之间为PCIE IX接口。
[0012]进一步地，所述视频解码芯片为TI TVP5150芯片。
[0013]进一步地，所述FPGA芯片为XiI inx XC6SLX150TFGG676。
[0014]进一步地，所述多核DSP单元选用TI TMS320C6678芯片。
[0015]进一步地，各路PAL制式模拟C⑶摄像头通过同轴线延伸到各个应用场景。
[0016]有益效果:本发明与现有技术相比，实现了通用多核DSP与多路模拟PAL制式C⑶摄像机的连接，该图像处理系统能够同时连接多个模拟PAL制式CCD摄像头，并行采集多个场景图像，并可利用DSP的多核特性，实现了多场景并行实时处理。
【附图说明】
[0017]图1为本发明基于多核DSP的多通道图像采集处理系统的结构示意图；
图2为本发明中FPGA芯片Ping操作的示意图；
图3为本发明中FPGA芯片Pong操作的示意图。
【具体实施方式】
[0018]如图1所示，本发明提供一种基于多核DSP的多通道图像采集处理系统，包括能够同时采集多路图像数据送往后端进行并行处理的8路PAL制式模拟CCD摄像头简称为PAL摄像头11、对各路PAL摄像头11采集得到的模拟PAL制式视频信号进行滤波处理的滤波网络
12、对滤波处理完的数据进行模数转换的视频解码芯片13、能够并行采集8路解码处理得到的数字视频信号的FPGA芯片14、接收多路图像数据的多核DSP单元17以及接收多核DSP单元17处理完的数据并进行实时显示和存储的PC终端19，所述多核DSP单元17具有多个核心，每个DSP核心处理一路图像数据，所述FPGA芯片14利用Ping-Pong操作将每帧数据送入多核DSP单元17的存储器中，所述FPGA芯片14外挂了两片SRAM芯片，分别为第一SRAM芯片15和第二 SRAM芯片16，所述FPGA芯片利用第一 SRAM芯片15和第二 SRAM芯片16实现Ping-Pong操作，所述多核DSP单元17和FPGA芯片14之间为SR1 5G 4X数据传输链路，所述多核DSP单元17和PC终端19之间为PCIE IX接口。
[0019]所述系统中可将PAL摄像头11布置到各个场景，通过同轴线缆拉到该图像采集处理系统前端，接入系统后，通过系统的滤波网络12对模拟信号进行改善，进而送入视频解码芯片13，视频解码芯片13可将输入的PAL制式模拟视频信号转换成ITU-R BT.656 8-Bit 4:2:2制式的数字视频码流，码流中包含了场同步信号、行同步信号，同时该信号输出像素时钟可用于同步，系统中8路的视频解码芯片13同时对8路PAL制式模拟视频信号进行采集转换，然后同时送入FPGA芯片14，FPGA芯片14利用内部的逻辑资源，并行地处理8路视频码流，通过场同步信号、行同步信号以及像素周期，从而剥离出有效的像素点数据，该数据为YCbCr 4:2:2格式，包含了场景图像的灰度和彩色信息，FPGA芯片14利用Ping-Pong操作，一边缓存当前8路视频解码芯片13送来的8个场景的图像数据到第一 SRAM芯片15，一边将第二SRAM