一种可变速率1553b协议处理器电路及方法
【技术领域】
[0001]本发明属于计算机通信技术领域，涉及一种可变速率1553B协议处理器电路及方法。
【背景技术】
[0002 ] MIL-STD-15 5 3，全称为“飞机内部时分制指令/响应型多路传输数据总线”是美国空军电子系统联网的标准总线。它为适应工业和军事的需要而提出，具有很高的可靠性和灵活性HL-STD-1553协议是1973年由美国军方和政府共同推出的，于1975年形成最初始版本A，并开始应用于美国军方的F-16战斗机和新型攻击型直升机六!1-644。1978年该协议发展到B版本，同时美国政府将该协议固定在B版本，也就是MIL-STD-1553B，一直沿用至今。我国于1997年11月5日发布了国军标GJB 289A_97(数字式时分制指令/响应型多路传输数据总线)，经国防科学技术工业委员会批准，1998年5月I日起实施。该标准已成功应用于国内各型飞机研制项目中。目前MIL-STD-1553B已广泛地应用于军事、工业和科技领域，从大型运输舰、空间补给站、各种战斗机、轰炸机、直升机都有其应用，它甚至用于导弹系统，以及用作飞行器和导弹之间的基本通信协议。
[0003]目前，按照MIL-STD-1553B/GJB289A-97标准的规定，1553B总线的波特率固定为1Mbps。而随着技术的发展，航电系统的功能日益复杂，性能日益强大，1553B总线IMbps的波特率已经不能满足系统对总线通信带宽的要求。
[0004]当前航电系统中，对1553B总线系统的波特率有多种需求，例如:传统的IMbps及高速的2Mbps、4Mbps等。而当前成熟的1553B总线协议处理器IP普遍为满足IMbps波特率而设计的。
[0005]针对这些现有问题，为灵活满足航电系统对1553B总线多种速率需求，同时复用当前成熟1553B总线协议处理器IP，提出了一种可变速率1553B协议处理器电路方法。
【发明内容】
[0006]本发明提供一种可变速率1553B协议处理器电路方法，这种电路灵活满足航电系统对1553B总线多种速率需求，同时复用当前成熟1553B总线协议处理器IP，使得实现不同速率的1553总线通讯速率，达到增大通信效率，减小平均通信延迟的目的。
[0007]本发明的技术方案:
[0008]一种可变速率1553B协议处理电路，包括时钟倍频电路、1553B协议处理电路以及配置模块，
[0009]所述配置模块向时钟倍频电路配置输出时钟频率放大倍数N;
[0010]时钟倍频电路接收频率固定的时钟信号CLK_IN，产生频率为N*CLK的倍频时钟信号，发送给1553B协议处理电路;其中CLK为IMHz总线波特率下，1553B协议处理电路需要的输入时钟。
[0011]时钟倍频电路在配置模块配置完成后产生复位信号。
[0012]一种可变速率1553B协议处理方法，步骤如下:
[0013]步骤1、配置模块设定输出时钟频率的放大倍数N，其中N=1、2、3...;
[0014]步骤2、时钟倍频电路产生倍频时钟信号，倍频时钟信号的频率为N*CLK，其中CLK为IMHz总线波特率下，1553B协议处理器需要的输入时钟；
[0015]步骤3)1553B协议处理电路工作在N MHz的波特率下。
[0016]步骤I)和步骤2)之间还有复位步骤:
[0017]时钟倍频电路产生复位信号，使得1553B协议处理电路处于复位状态。
[0018]步骤2)和步骤4)还有撤销复位步骤:
[0019]当倍频时钟信号稳定后，时钟倍频电路发送复位信号无效指示，使得1553B协议处理电路处于正常工作状态。
[0020]本发明具有的优点效果:
[0021]本发明提供一种可变速率1553B协议处理电路及方法，使得灵活满足航电系统对1553B总线多种速率需求，同时易于复用当前成熟1553B总线协议处理器IP，增大1553B带宽，减小通信延迟。
【附图说明】
[0022]图1是本发明电路结构不意图；
[0023]图2是本发明的流程图。
【具体实施方式】
[0024]下面结合附图和具体实施例，对本发明的技术方案进行清楚、完整地表述。显然，所表述的实施例仅是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提所获得的所有其他实施例，都属于本发明的保护范围。
[0025]如图1所示，一种可变速率1553B协议处理电路，包括时钟倍频电路、1553B协议处理电路以及配置模块，配置模块向时钟倍频电路配置输出时钟频率放大倍数N;时钟倍频电路接收频率固定的时钟信号CLK_IN，产生频率为N*CLK的倍频时钟信号，发送给1553B协议处理电路;其中CLK为IMHz总线波特率下，1553B协议处理电路需要的输入时钟。时钟倍频电路在配置模块配置完成后产生复位信号。
[0026]参照图2，本发明提供一种可变速率1553B协议处理器电路方法，步骤如下:
[0027]步骤1、可变速率1553B协议处理器电路由时钟倍频电路及1553B协议处理电路两部分组成。
[0028]步骤2、“时钟倍频电路”可以通过软件设定输出时钟频率，使时钟倍频电路输出时钟频率为N乘与CLK，其中N= 1、2、3...;CLK为IMHz总线波特率下，1553B协议处理器需要的时钟。
[0029]步骤3、撤销“时钟倍频电路”复位信号的有效状态。
[0030]步骤4、等待“时钟倍频电路”的输出时钟稳定之后，“1553B协议处理电路”的复位才撤销有效状态。
[0031 ]步骤5、“1553B协议处理电路”工作在期望波特率下。
[0032]最后应说明的是，以上实施例仅用以说明本发明的技术方案，而非对其限制;尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解;其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换;而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
【主权项】
1.一种可变速率1553B协议处理电路，包括时钟倍频电路、1553B协议处理电路以及配置模块， 所述配置模块向时钟倍频电路配置输出时钟频率放大倍数N; 时钟倍频电路接收频率固定的时钟信号CLK_IN，产生频率为N*CLK的倍频时钟信号，发送给1553B协议处理电路;其中CLK为IMHz总线波特率下，1553B协议处理电路需要的输入时钟。2.根据权利要求1所述的可变速率1553B协议处理电路，其特征在于:时钟倍频电路在配置模块配置完成后产生复位信号。3.一种可变速率1553B协议处理方法，步骤如下: 步骤I)配置模块设定输出时钟频率的放大倍数N，其中N=l、2、3...; 步骤2)时钟倍频电路产生倍频时钟信号，倍频时钟信号的频率为N*CLK，其中CLK为IMHz总线波特率下，1553B协议处理器需要的输入时钟； 步骤3) 1553B协议处理电路工作在N MHz的波特率下。4.根据权利要求3所述的可变速率1553B协议处理方法，其特征在于:步骤I)和步骤2)之间还有复位步骤: 时钟倍频电路产生复位信号，使得1553B协议处理电路处于复位状态。5.根据权利要求4所述的可变速率1553B协议处理方法，其特征在于:步骤2)和步骤4)还有撤销复位步骤: 当倍频时钟信号稳定后，时钟倍频电路发送复位信号无效指示，使得1553B协议处理电路处于正常工作状态。
【专利摘要】本发明涉及一种可变速率1553B协议处理电路及方法，包括时钟倍频电路、1553B协议处理电路以及配置模块，配置模块向时钟倍频电路配置输出时钟频率放大倍数N；时钟倍频电路接收频率固定的时钟信号CLK_IN，产生频率为N*CLK的倍频时钟信号，发送给1553B协议处理电路；其中CLK为1MHz总线波特率下，1553B协议处理电路需要的输入时钟。本发明采用通过配置1553B协议处理器的时钟输入的方式，实现不同速率的1553总线通讯速率，达到增大通信效率，减小平均通信延迟的目的。
【IPC分类】H04L12/40
【公开号】CN105553804
【申请号】CN201510924317
【发明人】廖寅龙, 田泽, 赵强, 郭蒙, 许宏杰, 蔡叶芳
【申请人】中国航空工业集团公司西安航空计算技术研究所
【公开日】2016年5月4日
【申请日】2015年12月11日