基于X86平台通用cpu的高性能嵌入式相机系统的制作方法
【技术领域】
[000?]本发明涉及高性能嵌入式相机，特别是一种基于X86平台通用cpu的高性能嵌入式相机系统。
【背景技术】
[0002]传统的嵌入式相机基本采用专用数字信号处理器(dsp)进行处理，这势必导致需要较强专业型人才，即使在专业部门培养这样的专业人士也需要投入的精力和经费相对而言都较大。即使有这样的专业人士，针对特定的相机种类的硬件平台(接口、工作模式)均不一样，势必导致需要针对每个不同的型号dsp需要大量的开发周期和开发经费。现在存在的利用X86架构的Arm进行相机开发实例，但是这样相机用在普通监控范围，或者简单的拍照没有问题，但是涉及到需要对采集图像作数字化分析时，其性能即存在严重不足的问题。
[0003]此外，通用cpu的计算能力相对于嵌入式dsp而言，运算速度较慢，不能实时进行数据的处理，导致不能再嵌入式的高性能数据处理中充当主处理器。通用cpu的应用仅仅是通用计算机和笔记本之类的领域，主要是因为其功耗以及功耗导致需要较高性能的散热、较大尺寸的散热，当然还包括额外需要的电源模块来保证系统稳定的工作。通用cpu的设计布局较大，一块通用cpu的硬件pcb通常都需要大约15cmX 15cm左右，如果包括上述电源模块，做成嵌入式系统很难受限于B1s的开发难度大，导致很多特定工作环境，需要特殊硬件结构时，相对于专业dsp而言硬件pcb设计难度较大。
【发明内容】
[0004]本发明的目的在于提供一种基于X86平台通用cpu的高性能嵌入式相机系统，以克服现有技术中存在的缺陷。
[0005]为实现上述目的，本发明的技术方案是:一种基于X86平台通用cpu的高性能嵌入式相机系统，包括:前端传感器模块、FPGA信息采集模块以及X86架构信息主处理模块;所述前端传感器模块将采集的图像数据传送至所述FPGA信息采集模块;所述FPGA信息采集模块对所述图像数据进行转换处理后，发送至所述X86架构信息主处理模块进行信息处理;所述X86架构信息主处理模块经信息处理后提取预设需求信息，并将该预设需求信息传输至一数据接收端。
[0006]在本发明一实施例中，所述前端传感器模块包括:(XDSENSOR芯片单元、CXD供电控制单元、AD转换单元以及CCD接口单元;所述CCD SENSOR芯片单元分别与所述CCD供电控制单元以及所述AD转换单元相连;所述CCD供电控制单元以及所述AD转换单元分别与所述C⑶接口单元相连。
[0007]在本发明一实施例中，所述FPGA信息采集模块包括:FPGA芯片单元、经第一标准接口与所述FPGA芯片单元相连的网络接口单元、经16位并行总线与所述FPGA芯片单元相连的第一 DDR接口单元、经八位数据接口与所述FPGA芯片单元相连的模拟接口单元、经第一 4x接口与所述FPGA芯片单元相连的第一 PCIE接口单元、经第一 SPI接口与所述FPGA芯片单元相连的第一 FLAH接口单元、经第二 SPI接口与所述FPGA芯片单元相连的加密接口单元、经第二标准接口与所述FPGA芯片单元相连的字符芯片单元以及经第三标准接口与所述FPGA芯片单元相连的重力感应单元。
[0008]在本发明一实施例中，所述FPGA信息采集模块包括一FPGA采集板;所述FPGA采集板上设置有第一标准PCIE4x接口、FLASH芯片、第一温湿度芯片、FPGA芯片、第一DDR芯片、第一网络接口、第一指示灯、2x串口、第一显示接口、FPGA电源、Gps、FPGA电源接口以及AD接
□ O
[0009]在本发明一实施例中，所述FPGA信息采集模块对所述图像数据的转换处理包括图像格式转换与图像压缩。
[0010]在本发明一实施例中，所述X86架构信息主处理模块包括:X86芯片单元、南桥芯片单元、Rocket 1单元、经第二4x接口与所述X86芯片单元相连的第二PICE接口、经显示接口与所述X86芯片单元相连的HDMI接口、经64位总线与所述X86芯片单元相连的第二DDR接口单元、经SATA接口与所述X86芯片单元相连的SATA接口单元、经第四标准接口与所述南桥芯片单元相连的Minipcie接口、经第五标准接口与所述南桥芯片单元相连的Lan接口单元、经USB接口与所述南桥芯片单元相连的USB接口单元以及分别与所述Rocket 1单元相连的第二FLASH单元、温湿度单元、串口单元、GP1单元、看门狗单元、Gps单元、timer单元;所述X86架构信息主处理模通过所述第二 PICE接口或所述Lan接口单元，并经所述FPGA信息采集模块中的第一 PICE接口或网络接口单元与所述FPGA信息采集模块进行数据传输。
[0011]在本发明一实施例中，所述X86架构信息主处理模块包括一X86架构信息主处理板;所述X86架构信息主处理板上设置有:第二标准PCIE4x接口、SATA接口、B1S FLASH芯片、第二DDR芯片、CPU芯片、南桥芯片、Minipcielx接口、第二温湿度芯片、看门狗、加密FLAH芯片、X86电源、第二显示接口、4x串口、第二网络接口、第一USB接口、第二USB接口、第二指示灯以及X86电源接口；所述X86架构信息主处理板经所述第二标准PCIE4x接口或所述第二网络接口，经所述FPGA信息采集模块中FPGA采集板上的第一标准PCIE4x接口或第一网络接口与所述FPGA采集板进行数据传输。
[0012]在本发明一实施例中，所述CPU芯片为intel处理器或amd处理器。
[0013]在本发明一实施例中，所述数据接收端为一服务器。
[0014]在本发明一实施例中，还包括一电源模块;所述电源模块为所述X86架构信息主处理模块提供12V至24V的供电电压;所述X86架构信息主处理模块为所述FPGA信息采集模块提供5V以及12V的供电电压;所述FPGA信息采集模块为所述前端传感器模块提供5V以及12V的供电电压;所述电源模块为FPGA信息采集模块提供12V的供电电压。
[0015]相较于现有技术，本发明具有以下有益效果:本发明所提出的一种基于X86平台通用cpu的高性能嵌入式相机系统，利用X86架构的通用cpu作为高清信息处理的平台，从而降低了系统开发难度、减少了产品的研发周期、降低了对专业人员的要求;采用通用的x86架构的系统，利于后续的系统升级改进和功能的扩展;系统整个设计采用了模块化的方式，硬件的升级更加方便、而且利于将来的系统维护和故障定位，通过配置相应的资源可以实时监控平台的工作状态。
【附图说明】
[0016]图1为本发明基于X86平台通用cpu的高性能嵌入式相机系统中嵌入式方案的原理框图。
[0017]图2为本发明基于X86平台通用cpu的高性能嵌入式相机系统中信息处理的信号流向图。
[0018]图3为本发明基于X86平台通用cpu的高性能嵌入式相机系统中FPGA采集板的电路设计框图。
[0019]图4为本发明基于X86平台通用cpu的高性能嵌入式相机系统中X86架构信息主处理板的电路设计框图。
[0020]图5为本发明基于X86平台通用cpu的高性能嵌入式相机系统中供电原理框图。
[0021]图6为本发明一实施例中基于x86架构高性能相机结构的侧面示意图。
[0022]【标号说明】:1-X86架构信息主处理板;2-FPGA采集板;3-Sensor及Ad转换板;4-标准移动硬盘托架;5-第一电路板支撑架;6-第二电路板支撑架;7-CPU芯片;8 -Minipcie接口。
【具体实施方式】
[0023]下面结合附图，对本发明的技术方案进行具体说明。
[0024]本发明提供一种基于X86平台的嵌入式方式应用到现在的高清相机开发，应用于高清相机的监视处理系统，实现了主流的高性能相机和通用计算机结合，大大降低了高清嵌入式相机的开发难度，利用计算机强大的计算能力来处理高清图像信息，提高相机的稳定性和可靠性。
[0025]目前以X86架构的处理器已经从单核变成多核的工作模式，而且单核上能够进行多线程的运算，已经大大提高了运算能力，达到作为嵌入式核心控制部件的性能。而且随着UEFI技术的出现，B1S的开发难度大幅度降低，且可以在线更新，降低了硬件PCB设计难度。
[0026]进一步的，在本实施例中，如图1所示以及图2所示，本发明提供一种基于X86平台通用cpu的高性能嵌入式相机系统，包括:前端传感器模块、FPGA信息采集模块以及X86架构信息主处理模块;前端传感器模块将采集的图像数据传送至FPGA信息采集模块;FPGA信息采集模块对图像数据进行转换处理后，即进行图像格式转换与图像压缩，发送至X86架构信息主处理模块进行信息处理;X86架构信息主处理模块经信息处理后提取预设需求信息，并将该预设需求信息传输至一数据接收端。
[0027]进一步的，在本实施例中，如图1所示，前端传感器模块包括:CXDSENSOR芯片单元、CXD供电控制单元、AD转换单元以及CXD接口单元;CXD SENSOR芯片单元分别与CXD供电控制单元以及AD转换单元相连;CCD供电控制单元以及AD转换单元分别与CCD接口单元相连。
[0028]进一步的，在本实施例中，如图1所示，FPGA信息采集模块包括:FPGA芯片单元、经第一标准接口与FPGA芯片单元相连的网络接口单元、经16位并行总线与FPGA芯片单元相连的第一 DDR接口单元、经八位数据接口与FPGA芯片单元相连的模拟接口单元、经第一 4x接口与FPGA芯片单元相连的第一PCIE接口单元、经第一SPI接口与FPGA芯片单元相连的第一FLAH接口单元、经第二SPI接口与FPGA芯片单元相连的加密接口单元、经第二标准接口与FPGA芯片单元相连的字符芯片单元以及经第三标准接口与FPGA芯片单元相连的重力感应单元。
[0029]进一步的，在本实施例中，如图3所示，FPGA信息采集模块包括一FPGA采集板;FPGA采集板上设置有第一标准PCIE4x接口、FLASH芯片、第一温湿度芯片、FPGA芯片、第一DDR芯片、第一网络接口、第一指示灯、2x串口、第一显示接口、FPGA电源、Gps、FPGA电源接口以及AD接口。如图3所示为本实施例中FPGA采集板各个元器件的布设示意图。
[0030]进一步的，在本实施例中，如图1所示，X86架构信息主处理模块包括:X86芯片单元、南桥芯片单元、Rocket 1单元(也即图1中的超级1单元)、经第二4x接口与X86芯片单元相连的第二PICE接口、经显示接口与X86芯片单元相连的HDMI接口、经64位总线与X86芯片单元相连的第二 DDR接口单元、经SATA接口与X86芯片单元相连的SATA接口单元、经第四标准接口与南桥芯片单元相连的Minipcie接口单元、经第五标准接口与南桥芯片单元相连的Lan接口单元、经USB接口与南桥芯片单元相连的USB接口单元以及分别与Rocket 1单元相连的第二FLASH单元、温湿度单元、串口单元、GP1单元、看门狗单元、Gps单元、timer单元;X86架构信息主处理模通过第二 PICE接口或Lan接口单元，并经FPGA信息采集模块中的第一 PIC