放在第二随机存取存储器202内以供从处理器20调用。
[0052]本可选实施例中，从处理器20获取Flash ROM中存储的程序数据的方式不限，例如主处理器10将Address B-C区间段的程序通过建立的USB连接发送给从处理器20，从处理器20再将程序放置到第二随机存取存储器202内。例如，从处理器20将程序放置至第二随机存取存储器202中Address 0-Address F区域段内以完成程序从Flash ROM到第二随机存取存储器202的搬运，从处理器20的程序从第二随机存取存储器202内的首个存储地址(例如Address O)开始运行。
[0053]进一步可选的，Flash ROM中还包括第三存储区；当第二随机存取存储器的存储空间不足时，从处理器20可将数据暂存在第三存储区中。如图3中的Address C-Address D区间段。
[0054]进一步可选的，从处理器20的启动方式优选采用USBBoot启动方式，具体启动过程不限。例如，可以预先在从处理器20内部进行硬件配置或者固件固化处理，从而当从处理器20上电启动时，通过运行内部固件程序并依据硬件配置或者固件程序，从而作为USBdevice准备在与主处理器10建立USB连接后，从USB数据接口(比如USB差分信号线引脚)接收存储在Flash ROM中的程序。此外，预先将主处理器10配置为USB host，以供与从处理器20建立USB连接。然后从处理器20即可接收主处理器1从Flash ROM中发送过来的相应程序数据并存储在第二随机存取存储器202内，最终从处理器20从第二随机存取存储器202内读取并运行程序数据以完成从处理器10的启动过程以及进行第二通道的业务处理。需要说明的是，每次从处理器20进行复位或开机后都要执行上述启动过程。
[0055]参照图5，图5为图2中通信连通装置一实施例的功能模块示意图。基于上述实施例，本实施例中，通信连通装置30包括检测信号输出模块301、开关芯片302。
[0056]如图6所示的连接示意图。检测信号输出模块301分别与主处理器10、从处理器20连接;开关芯片302的多个开关端分别对应与主处理器10、从处理器20的USB差分信号线引脚连接。
[0057]本实施例中，当主处理器10为USB主设备、从处理器20为USB从设备时，也即当主处理器10为USB host(USB主设备)、从处理器20为USB device(USB从设备)且在需要建立USB连接时，比如处理器20上电时，二者建立USB连接的具体实现过程如下:
[0058](I)主处理器10向开关芯片302输出第一控制信号，以控制开关芯片302连通主处理器10与从处理器20的USB差分信号线引脚，从而在物理上导通主处理器10与从处理器20的数据传输通道；
[0059](2)主处理器10向检测信号输出模块301输出第二控制信号以控制检测信号输出模块301向从处理器20输出检测信号，以触发从处理器20在自身USB差分信号线引脚上产生差分信号并通过开关芯片302的连通输出至主处理器10的USB差分信号线引脚；
[0060]本步骤中，检测信号输出模块301可选为DC-DC电路模块，此电路模块用于产生相应电压，以用于供给从处理器20进行USB的插/拔检测。本实施例中，检测信号输出模块301既可以设置于主处理器10的内部，也可以设置于主处理器20的外部，具体根据实际情况进行设置。本步骤中，由于主处理器10与从处理器20的物理数据传输通道已导通，因此，从处理器20在自身USB差分信号线引脚上产生的差分信号也将输出到主处理器1的USB差分信号线引脚上。此外，主处理器10通过接收到的差分信号还可以进一步判断当前待连接的USBdevice的设备类型，比如为低速传输设备、全速传输设备、高速传输设备等。
[0061](3)当主处理器10在自身USB差分信号线引脚检测到差分信号时，向从处理器20发起枚举过程，以供与从处理器20建立USB连接。
[0062]本步骤中，主处理器10在检测到从处理器20所输出的差分信号时，即可确定存在接入的USB device，从而向从处理器20发起枚举过程，从而与从处理器20建立USB连接，并在成功建立USB连接后即可进行从处理器20启动时所需的程序数据传输。本步骤中的枚举过程与现有技术相同，因此不做过多赘述。主处理器10通过枚举过程以用于确定从处理器20的特征，从而进一步决定采用何种连接方式与从处理器20进行USB连接。
[0063]本实施例中，在基于现有双通道移动终端的硬件结构基础上，考虑到新增硬件成本以及硬件集成度等问题，因此，通过通信连通装置30实现主处理器10与从处理器20之间的通信连通，进而实现主处理器10与从处理器20共享同一个Flash ROM。另外，本实施例中，采用开关芯片302还可选择性地实现通信通道的建立与断开，同时采用USB连接能进一步提升数据的处理效率，进而在使用同一个Flash ROM时，也不会影响到正常的操作功能等。
[0064]进一步可选的，在本发明复用FlashROM的双通道移动终端一实施例中，开关芯片302可选为单刀单掷开关芯片。
[0065]如图7所示的本发明双通道移动终端一实施例的连接示意图。其中，主处理器(处理器1#)还包括第一控制线引脚(控制线1)、第二控制线引脚(控制线2)与第三控制线引脚(控制线3);从处理器(处理器2#)还包括电源引脚(VBUS引脚)，检测信号输出模块可选为DC-DC电路模块Tl。
[0066]单刀单掷开关芯片(SI)包括常驻开关端(41、81)、非常驻开关端(々2、82)，常驻开关端(A1、B1)与主处理器(处理器1#)的USB差分信号线引脚(D+、D_)连接，非常驻开关端(A2、B2)与从处理器(处理器2#)的USB差分信号线引脚(D+、D_)连接；
[0067]单刀单掷开关芯片(SI)还包括使能引脚(EN引脚)、电平配置引脚(DIR引脚)，第一控制线引脚(控制线I)与使能引脚(EN引脚)连接，第二控制线引脚(控制线2)与电平配置引脚(DIR引脚)连接，第三控制线引脚(控制线3)与检测信号输出模块的信号输入端连接，从处理器的电源引脚(处理器2#的VBUS引脚)与检测信号输出模块的信号输出端连接。
[0068]进一步可选的，如图7所示，主处理器10与从处理器20之间建立USB连接的控制过程如下:
[0069](I)主处理器(处理器1#)通过第一控制线引脚(控制线I)向单刀单掷开关芯片(SI)的使能引脚(EN引脚)输出信号以使能单刀单掷开关芯片(SI)，比如处理器1#输出控制线I为低电平以使能单刀单掷开关芯片SI;
[0070](2)主处理器(处理器1#)通过第二控制线引脚(控制线2)向单刀单掷开关芯片
(SI)的电平配置引脚(DIR引脚)输出信号以控制单刀单掷开关芯片(SI)的常驻开关端(Al、BI)与非常驻开关端(A2、B2)导通，例如，处理器1#输出控制线2为高电平，进而配置DIR引脚的电平(比如高电平)，进而使常驻开关端(A1、B1)与非常驻开关端(A2、B2)导通。
[0071 ] 此外，当主处理器10与从处理器20之间建立USB连接时，也即处理器1#为USB主设备，处理器2#为USB从设备进行USB连接时，主处理器进一步还包括:
[0072](3)主处理器(处理器1#)通过第三控制线引脚(控制线