处理器2012-般化地表示)和计算机可读介质（由处理器 可读存储介质2014-般化地表示）的各种电路链接在一起。总线2016还可链接各种其他电 路，诸如定时源、定时器、外围设备、稳压器、和功率管理电路。总线接口 2018可提供总线 2016与用户接口 2022之间的接口。取决于该装置的性质，用户接口 2022可支持和/或实现与 小键盘、显示器、扬声器、话筒、操纵杆、和用户接口设备和/或系统的通信。在一些实施例 中，收发机2020可直接地或通过总线接口电路2018耦合至总线2016。收发机2020可包括提 供用于在传输介质上与各种其它装置通信的手段的接口。一个或多个时钟生成电路或模块 可以在处理电路2002之内提供或者受到处理电路2002和/或一个或多个处理器2012的控 制。在一个不例中，时钟生成电路或模块可包括一个或多个晶体振荡器、一个或多个锁相 环设备和/或其它此类设备或电路。
[0140] 处理器2012负责管理总线2016和一般处理，包括对存储在处理器可读存储介质 2014上的软件的执行。该软件在由处理器2012执行时使处理电路2002执行上文针对任何特 定装置描述的各种功能。处理器可读存储介质2014还可被用于存储由处理器2012在执行软 件时操纵的数据。
[0141] 在一种配置中，处理电路2001可包括：用于针对从通信链路顺序接收到的多个码 元中的每一个码元确定对应于码元边界处的第一转变的触发的模块和/或电路2004,用于 生成和提供在眼图中将该多个码元的表示彼此叠加的图像的模块和/或电路2006,以及用 于显示该图像的呈现模块和/或电路2008。装置2000可附加地置备有被配置或适配成接收、 监视和/或处理从一组连接器或导线2024接收到的信号的模块和/或电路2010。在一个示例 中，用于接收、监视和/或处理信号的模块和/或电路2010可以包括被配置成确定从该组连 接器或导线2024接收到的信号组合之间的差异的比较电路，如例如在图6所解说的时钟生 成电路中解说的。
[0142] 在一个实例中，前述处理电路可在高速数字存储示波器中提供，该示波器可进一 步包括可被处理电路2002的一个或多个处理器2012执行的软件模块。在被一个或多个处理 器2012执行时，这些软件模块可使得处理电路生成一个或多个眼图1504、1604、1700。例如， 为了产生一个眼图1604,高速数字存储示波器可捕捉在导线310a、310b、310c上测得的电压 A、B和C的许多采样并在高速波形存储中存储这些采样。高速数字存储示波器可被配置成计 算A-B、B-C和C-A值并且找到每个UI边界处的第一零交叉。可通过将A-B、B-C和C-A波形的每 个区段显示为与在时间上对准的触发点的交叠来产生眼图1504、1604和/或1700。
[0143] 图21是解说根据本公开的某些方面的测试和/或测量装置的简化示例的框图 2100,该测试和/或测量装置诸如高速数字存储示波器，其可被配置成生成和显示用于N相 通信信号的眼图。该装置可提供在接收机处观察到多个转变时胜于常规测试和测量系统的 对通信链路和信道的改进特征化。
[0144] 测试和/或测量装置可包括处理电路2102。处理电路2102可用由总线2120 -般化 地表示的总线架构来实现。取决于处理电路2102的具体应用和整体设计约束，总线2120可 包括任何数目的互连总线和桥接器。总线2120将各种电路链接在一起，包括一个或多个处 理器和/或硬件模块（由处理器2116、高速采样存储器2106、一个或多个模块或电路2108、线 路输入电路2112以及计算机可读存储介质2118表示）。总线2120还可链接各种其它电路，诸 如定时源、外围设备、稳压器和功率管理电路，这些电路在本领域中是众所周知的，且因此 将不再进一步描述。
[0145] 处理器2116可包括微处理器、控制器、数字信号处理器、定序器、状态机等。处理器 2116负责一般性处理，包括执行存储在计算机可读存储介质2116上的软件。该软件在由处 理器2116执行时使处理电路2102执行上文针对任何特定装置描述的各种功能。计算机可读 存储介质2118还可被用于存储由处理器2116在执行软件时操纵的数据。处理电路2102进一 步包括模块2106和2108中的至少一个模块。一个或多个模块2108可以是在处理器2116中运 行的软件模块、驻留/存储在计算机可读存储介质2118中的软件模块、耦合至处理器2116的 一个或多个硬件模块、或其某种组合。
[0146] 在一种配置中，线路输入电路2112可接收和处理来自通信链路2104的信号。这些 输入可使用差分探测器来接收，差分探测器生成关于两条或更多条导线的差异信号。线路 输入电路2112可数字化和/或测量通信链路2104的导线的电压或电流。处理电路可被配置 成计算导线的各种属性，包括导线对之间的差分电压。对应于码元边界处的第一转变的触 发可针对从通信链路顺序接收到的多个码元中的每一个码元来确定。处理电路可包括用于 生成和提供在眼图中将该多个码元的表示彼此叠加的图像的装置2108。显示和/或打印管 理模块或电路2108可选择性地在采样点或当前码元之前或终止当前码元的第一转变上生 成图像。例如，显示和/或打印管理模块或电路2108可选择性地生成如图17所解说的太阳镜 图像。
[0147] 在一个示例中，高速数字存储示波器可包括被配置成生成一个或多个眼图1504、 1604、1700的硬件和软件模块的组合。例如，为了产生一个眼图1604,高速数字存储示波器 可捕捉在导线310a、310b、310c(参见图6)上测得的电压A、B和C的许多采样并在高速波形存 储中存储这些采样。高速数字存储示波器可被配置成计算A-B、B-C和C-A值并且找到每个 UI边界处的第一零交叉。可通过将A-B、B-C和C-A波形的每个区段显示为与在时间上对准的 触发点的交叠来产生眼图1504、1604和/或1700。
[0148] 应理解，所公开的过程中各步骤的具体次序或层次是示例性办法的解说。应理解， 基于设计偏好，可以重新编排这些过程中各步骤的具体次序或层次。所附方法权利要求以 示例次序呈现各种步骤的要素，且并不意味着被限定于所呈现的具体次序或层次。
[0149]提供之前的描述是为了使本领域任何技术人员均能够实践本文中所描述的各种 方面。对这些方面的各种改动将容易为本领域技术人员所明白，并且在本文中所定义的普 适原理可被应用于其他方面。因此，权利要求并非旨在被限定于本文中所示出的方面，而是 应被授予与语言上的权利要求相一致的全部范围，其中对要素的单数形式的引述除非特别 声明，否则并非旨在表示有且仅有一个摂，而是一个或多个摂。除非特别另外声明，否则术 语"一些"指的是一个或多个。本公开通篇描述的各种方面的要素为本领域普通技术人员当 前或今后所知的所有结构上和功能上的等效方案通过引述被明确纳入于此，且旨在被权利 要求所涵盖。此外，本文中所公开的任何内容都并非旨在贡献给公众，无论这样的公开是否 在权利要求书中被显式地叙述。没有任何权利要求元素应被解释为装置加功能，除非该元 素是使用短语"用于……的装置"来明确叙述的。
【主权项】
1. 一种用于分析通信链路的方法，包括： 针对从所述通信链路接收到的多个码元中的每一个码元确定对应于码元边界处的第 一个发生的转变的触发；以及 生成包括所述多个码元的叠加表示的图像，其中所述表示通过将对应于所述多个码元 的触发在时间上对准来在所述图像中相对于彼此排列， 其中所述触发中的每一个与被用来捕捉在对应码元中传达的数据的采样时钟相关。2. 如权利要求1所述的方法，其特征在于，所述码元边界出现在所述每一个码元的结 尾。3. 如权利要求1所述的方法，其特征在于，所述码元边界出现在所述每一个码元的开 始。4. 如权利要求1所述的方法，其特征在于，生成所述图像包括： 使用从顺序码元对系列中的每一个码元对的第一码元与第二码元之间发生的第一信 号零交叉导出的触发来叠加所述顺序码元对系列的表示；以及 基于所叠加的表示来生成眼图。5. 如权利要求1所述的方法，其特征在于，所述第一个发生的转变对应于代表所述通信 链路中的两条导线的状态之间的差异的差异信号中的零交叉。6. 如权利要求5所述的方法，其特征在于，所述零交叉是多个差异信号中的第一个发生 的零交叉，每个差异信号表示所述通信链路的两条导线的状态之间测得的差异。7. 如权利要求5所述的方法，其特征在于，所述通信链路包括Μ线、N相通信链路或N阶乘 通信链路。8. 如权利要求5所述的方法，其特征在于，所述通信链路包括3线、3相通信链路。9. 如权利要求1所述的方法，其特征在于，每个触发与在其处数据可用于所述码元的经 延迟版本中的采样的采样点相关。10. -种设备，包括： 用于针对从通信链路接收到的多个码元中的每一个码元确定对应于码元边界处的第 一个发生的转变的触发的装置;以及 用于生成包括所述多个码元的叠加表示的图像的装置，其中所述表示通过将对应于所 述多个码元的触发在时间上对准来在所述图像中相对于彼此排列， 其中所述触发中的每一个与被用来捕捉在对应码元中传达的数据的采样时钟相关。11. 如权利要求10所述的设备，其特征在于，所述码元边界出现在所述每一个码元的结 尾。12. 如权利要求10所述的设备，其特征在于，所述用于生成所述图像的装置被配置成使 用从顺序码元对系列中的每一个码元对的第一码元与第二码元之间发生的第一信号零交 叉导出的触发来叠加所述顺序码元对系列的表示。13. 如权利要求10所述的设备，其特征在于，所述第一个发生的转变对应于代表所述通 信链路中的两条导线的状态之间的差异的差异信号中的零交叉。14. 如权利要求13所述的设备，其特征在于，所述零交叉是对应于所述通信链路的不同 导线对的多个差异信号中的第一个发生的零交叉。15. 如权利要求10所述的设备，其特征在于，每个触发与在其处数据可用于所述码元的 经延迟版本中的采样的采样点相关。16. -种装置，包括： 处理电路，其被配置成： 针对从通信链路接收到的多个码元中的每一个码元确定对应于码元边界处的第一个 发生的转变的触发；以及 生成包括所述多个码元的叠加表示的图像，其中所述表示通过将对应于所述多个码元 的触发在时间上对准来在所述图像中相对于彼此排列， 其中所述触发中的每一个与被用来捕捉在对应码元中传达的数据的采样时钟相关。17. 如权利要求16所述的装置，其特征在于，所述码元边界出现在所述每一个码元的结 尾。18. 如权利要求16所述的装置，其特征在于，所述处理电路被配置成： 使用从顺序码元对系列中的每一个码元对的第一码元与第二码元之间发生的第一信 号零交叉导出的触发来叠加所述顺序码元对系列的表示；以及 基于所叠加的表示来生成眼图。19. 如权利要求16所述的装置，其特征在于，所述第一个发生的转变对应于代表所述通 信链路中的两条导线的状态之间的差异的差异信号中的零交叉。20. 如权利要求19所述的装置，其特征在于，所述零交叉是对应于所述通信链路的不同 导线对的多个差异信号中的第一个发生的零交叉。21. 如权利要求16所述的装置，其特征在于，每个触发与在其处数据可用于所述码元的 经延迟版本中的采样的采样点相关。22. -种具有一条或多条指令的处理器可读存储介质，所述指令在由至少一个处理电 路执行时使得所述至少一个处理电路： 针对从通信链路接收到的多个码元中的每一个码元确定对应于码元边界处的第一个 发生转变的触发； 生成包括所述多个码元的叠加表示的图像，其中所述表示通过将对应于所述多个码元 的触发在时间上对准来在所述图像中相对于彼此排列， 其中所述触发中的每一个与被用来捕捉在对应码元中传达的数据的采样时钟相关。23. 如权利要求22所述的存储介质，其特征在于，所述码元边界出现在所述每一个码元 的结尾。24. 如权利要求22所述的存储介质，其特征在于，所述码元边界出现在所述每一个码元 的开始。25. 如权利要求22所述的存储介质，其特征在于，所述指令使得所述至少一个处理电 路： 使用从顺序码元对系列中的每一个码元对的第一码元与第二码元之间发生的第一信 号零交叉导出的触发来叠加所述顺序码元对系列的表示；以及 基于所叠加的表示来生成眼图。26. 如权利要求22所述的存储介质，其特征在于，所述第一个发生的转变对应于代表所 述通信链路中的两条导线的状态之间的差异的差异信号中的零交叉。27. 如权利要求26所述的存储介质，其特征在于，所述零交叉是多个差异信号中的第一 个发生的零交叉，每个差异信号表示所述通信链路的两条导线的状态之间测得的差异。28. 如权利要求26所述的存储介质，其特征在于，所述通信链路包括Μ线、N相通信链路 或Ν阶乘通信链路。29. 如权利要求26所述的存储介质，其特征在于，所述通信链路包括3线、3相通信链路。30. 如权利要求22所述的存储介质，其特征在于，每个触发与在其处数据可用于所述码 元的经延迟版本中的采样的采样点相关。
【专利摘要】描述了促成涉及多线、多相通信链路的测试和测量的系统、方法和装置。在N相极性编码码元中传送信息并且可生成对应于这些码元的眼图，以使得这些码元与针对每个码元的对应于用来采样这些码元的时钟边沿的触发对准。眼图可被用来确定通信链路中设立时间的充分性以及定义通信信道能力的其他此类特性。
【IPC分类】H04L1/24, H04L1/20
【公开号】CN105723644
【申请号】CN201480055935
【发明人】G·A·威利, C·李
【申请人】高通股份有限公司
【公开日】2016年6月29日
【申请日】2014年10月7日
【公告号】US9215063, US20150098538, WO2015054297A1