对双转换增益高动态范围传感器的补偿的制作方法
【专利摘要】本申请案涉及对双转换增益高动态范围传感器的补偿。揭示一种图像传感器、用于图像传感器的读出电路以及操作读出电路的方法。读出电路包含模/数转换器ADC，所述ADC包含具有第一可选择输入及第二可选择输入的输入级电路。所述ADC经耦合以以下次序循序地接收第一复位信号、第二复位信号、高增益图像信号及低增益图像信号。所述输入级电路经配置以当接收所述第一复位信号及所述低增益图像信号时选择所述第一可选择输入，且当接收所述第二复位信号及所述高增益图像信号时选择所述第二可选择输入。
【专利说明】
对双转换増益高动态范围传感器的补偿
技术领域
[0001 ]本发明大体上涉及光学器件，且更特定来说涉及高动态范围传感器。【背景技术】
[0002]标准图像传感器具有大致60到70dB的有限动态范围。然而，现实世界的亮度动态范围要大得多。自然景象通常跨越90dB及以上的范围。为了同时捕获高光及阴影，已在图像传感器中使用高动态范围(“HDR”)技术以增大所捕获的动态范围。用于增大动态范围的最常见的技术是将使用标准(低动态范围)图像传感器捕获的多个曝光合并成单一线性HDR图像，所述单一线性HDR图像具有比单一曝光图像大得多的动态范围。
[0003]最常见的HDR传感器解决方案中的一者会是，使多个曝光进入一个单一图像传感器中。在具有不同的曝光集成时间或不同的灵敏度(举例来说，通过插入中性密度滤光片) 的情况下，一个图像传感器可在单一图像传感器中具有2个、3个、4个或甚至更多不同的曝光。使用此HDR图像传感器可在单次拍摄中得到多个曝光图像。然而，与普通全分辨率图像传感器相比，使用此HDR传感器减小了总图像分辨率。举例来说，针对在一个图像传感器中组合4个不同曝光的HDR传感器，每一 HDR图像将仅为全分辨率图像的四分之一分辨率。因此，希望包含新的像素以及读出架构及技术的改进的HDR成像技术。
【发明内容】
[0004]—方面，本申请案涉及一种图像传感器。所述图像传感器包括:像素阵列；控制电路，其耦合到所述像素阵列以用于促进图像采集，其中所述像素阵列中的像素经配置以以下次序循序地在第一转换增益下产生第一复位信号、在大于所述第一转换增益的第二转换增益下产生第二复位信号、在所述第二转换增益下产生高增益图像信号以及在所述第一转换增益下产生低增益图像信号；以及逐次逼近寄存器(“SAR”)模/数转换器(“ADC”)，其包含具有第一可选择输入及第二可选择输入的输入级电路，其中所述SAR ADC经耦合以以下次序循序地接收所述第一复位信号、所述第二复位信号、所述高增益图像信号以及所述低增益图像信号，且其中所述输入级电路经配置以当接收所述第一复位信号及所述低增益图像信号时选择所述第一可选择输入，且经配置以当接收所述第二复位信号及所述高增益图像信号时选择所述第二可选择输入。
[0005]另一方面，本申请案涉及一种用于图像传感器的读出电路。所述读出电路包括:多个逐次逼近寄存器(“SAR”)模/数转换器(“ADC”)，其包含具有第一可选择输入及第二可选择输入的输入级电路，其中所述SAR ADC经耦合以以下次序循序地接收第一复位信号、第二复位信号、高增益图像信号以及低增益图像信号，且其中所述输入级电路经配置以当接收所述第一复位信号及所述低增益图像信号时选择所述第一可选择输入，且经配置以当接收所述第二复位信号及所述高增益图像信号时选择所述第二可选择输入，其中输入级电路用于耦合到像素阵列的位线，且其中所述多个SAR ADC中的每一者包含用于传输所述第一复位信号、所述第二复位信号、所述高增益图像信号以及所述低增益图像信号的数字转换的输出。
[0006]另一方面，本申请案涉及一种方法。所述方法包括:在输入级电路处以以下次序循序地接收第一复位信号、第二复位信号、高增益图像信号以及低增益图像信号，其中由图像传感器像素在第一转换增益下产生所述第一复位信号及所述低增益图像信号，且其中由所述图像传感器像素在大于所述第一转换增益的第二转换增益下产生所述第二复位信号及所述高增益图像信号；当由所述输入级电路接收所述第一复位信号及所述低增益图像信号时选择所述输入级电路的第一可选择输入以放大及输出以用于由模/数转换器(“ADC”)作比较；以及当由所述输入级电路接收所述第二复位信号及所述高增益图像信号时选择所述输入级电路的第二可选择输入以放大及输出以用于由所述ADC作比较。【附图说明】
[0007]参考以下图式描述本发明的非限制及非详尽实施例，其中贯穿各个视图相似元件符号指代相似部件，除非另有说明。
[0008]图1为示意性说明根据本发明的实施例的成像系统的一个实例的框图，所述成像系统包含高动态范围(“HDR”)像素阵列及经耦合以读出所述HDR像素阵列的读出电路。
[0009]图2为根据本发明的实施例的HDR图像像素的实例示意图。
[0010]图3A说明根据本发明的实施例的实例模/数转换器(“ADC”)，其包含经耦合以从图 2的HDR图像像素接收信号的输入级电路。
[0011]图3B说明根据本发明的实施例的具有可选择输入的实例差分放大器。
[0012]图3C包含根据本发明的实施例的用于耦合到图3B的差分放大器的实例再生锁存器。
[0013]图4展示根据本发明的实施例的用于操作图3A的ADC的时序图。【具体实施方式】
[0014]本文中描述图像传感器及读出图像传感器的像素阵列的方法的实施例。在以下描述中，陈述众多特定细节以提供对实施例的详尽理解。然而，相关领域的技术人员将认识至IJ，可在不具有所述特定细节中的一或多者的情况下或在具有其它方法、组件、材料等等的情况下实践本文中描述的技术。在其它情况中，未详细展示或描述众所周知的结构、材料或操作以避免使某些方面模糊。
[0015]贯穿此说明书对“一个实施例”、“实施例”的参考意味着与实施例相结合而描述的特定特征、结构或特性包含于本发明的至少一个实施例中。因此，贯穿此说明书在多个地方出现短语例如“在一个实施例中”或“在实施例中”并不一定都指代相同的实施例。此外，特定的特征、结构或特性可以任何合适的方式组合在一或多个实施例中。
[0016]图1为示意性说明根据本发明的实施例的成像系统100的一个实例的框图，成像系统100包含高动态范围(“HDR”)像素阵列102及经耦合以读出HDR像素阵列102的读出电路 104。成像系统100包含HDR像素阵列102、控制电路108、读出电路104及功能逻辑106。如在所描绘的实例中展示，HDR像素阵列10 2耦合到控制电路108及读出电路104。读出电路104耦合到功能逻辑106。控制电路108耦合到像素阵列102以控制HDR像素阵列102的操作特性以便捕获通过由HDR像素阵列102接收的图像光产生的HDR图像。举例来说，控制电路108可产生用于控制图像采集的一个快门信号或多个快门信号。控制电路108还耦合到读出电路104使得控制电路108可使HDR像素阵列102的图像采集与读出HDR像素阵列102协调。[0〇17]在一个实例中，HDR像素阵列102为HDR像素110(举例来说，像素P1、P2…、Pn)的二维(2D)阵列。在一个实例中，运用双转换增益读出每一HDR像素110以实现HDR成像。如说明， 每一 HDR像素110被布置成行(举例来说，行R1到Ry)及列(举例来说，列C1到Cx)以采集个人、 位置、物体等等的图像数据，接着可使用所述图像数据再现所述个人、位置、物体等等的图像。[〇〇18]在一个实例中，在每一HDR像素110已采集其图像数据或图像电荷之后，由读出电路104通过位线112(其可为列线)读出图像数据且接着将其转移到功能逻辑106。在各种实例中，读出电路104可包含放大电路、模/数(ADC)转换电路或其它。功能逻辑106可简单存储图像数据或甚至通过应用后图像效果(举例来说，剪裁、旋转、消除红眼、调整亮度、调整对比度或其它)操纵所述图像数据。在一个实例中，读出电路104可沿着读出列线一次读出一行图像数据。
[0019]图2为根据本发明教示的为实现HDR成像运用双转换增益读出的HDR图像像素210 的实例示意图。应注意，图2的像素210可为图1的像素110中的实例一者。在图2中，像素210 包含耦合到转移晶体管291的光电检测器PD 205，转移晶体管291经耦合以由TX信号281控制。转移晶体管291耦合到浮动扩散(FD)节点207。
[0020]在所描绘的实例中，浮动扩散(FD)节点207经耦合以通过复位晶体管294及DH)晶体管292复位到RH)信号电压。在所说明的实例中，复位晶体管294经耦合以响应于RST信号 284而受控制，且DH)晶体管292经耦合以响应于DFD信号282而受控制。图2中说明的实例还说明像素内电容器C 233响应于DH)信号282通过DH)晶体管292耦合到浮动扩散(FD)节点。 换句话说，当DFD信号282激活DFD晶体管292时，浮动扩散节点207具有增加的电容。[〇〇21]继续图2中描绘的实例，浮动扩散节点207还耦合到放大器晶体管297的控制终端， 在图2中放大器晶体管297为使其栅极终端耦合到浮动扩散(FD)节点的源极跟随器(SF)耦合晶体管。在所描绘的实例中，使用RS信号283控制的行选择晶体管293耦合于源极跟随器 (SF)晶体管297的电压源终端与漏极终端之间。在所描绘的实例中，源极跟随器(SF)晶体管的源终端耦合到VPIX输出299，VPIX输出299为像素210的输出位线，且像素210的输出信号通过像素210的输出位线读出。
[0022]在操作中，当ro 205响应于入射图像光积累图像电荷时，浮动扩散207通过启用晶体管DFD 292且启用复位晶体管294而复位。接着，FD 207的第一复位信号被转移到VPIX 299上同时晶体管DFD 292被启用(且晶体管RST 294被禁用)。当DFD 292被启用时，FD 207 耦合到电容器233且因此在低转换增益下读出第一复位信号。晶体管DFD 292接着被禁用以使电容器233从FD 207解耦。随着电容器233从ro 207解耦，FD 207的第二复位信号被转移至IJVPIX 299上。由于当第二复位信号被转移到VPIX 299上时FD 207从电容器233解耦，所以在高转换增益下读出第二复位信号。[〇〇23]在读出第一及第二复位信号之后，转移晶体管291经启用(脉冲化)以将PD 205中积累的图像电荷从ro 205转移到FD 207。与ro 207中的图像电荷相关联的高增益图像信号被转移到VPIX 299上同时晶体管DH)被禁用，意味着在高转换增益下对与ro 207中的图像电荷相关联的高转换图像信号进行采样。接着，晶体管DFD 292经启用以使电容器233耦合到FD 207。当电容器233耦合到ro 207时，与ro 207中的图像电荷相关联的低增益图像信号被转移到VPIX 299上，意味着在低转换增益下对与FD 207中的图像电荷相关联的低增益图像信号进行采样。如上文描述，像素210以以下次序循序地产生第一复位信号(在低转换增益下)、第二复位信号(在高转换增益下)、高增益图像信号(在高转换增益下)及低增益图像信号(在低转换增益下)。[〇〇24]图3A说明根据本发明的实施例的实例模/数转换器(10(:”)300，其包含经耦合以从HDR图像像素210接收信号的输入级电路330。由ADC 300在VIN 323上接收第一复位信号、 第二复位信号、高增益图像信号及低增益图像信号。VPIX 299可直接耦合到VIN 323。采样与保持开关SHX 325断开及闭合以将信号采样到输入级电路330的输入上。输入级电路330包含差分放大器335,差分放大器335具有第一输入N1331、第二输入N2 332、第三输入P1 333 及第四输入P2 334。不同的放大器335的输出为V0N 337及V0P 338。锁存器340经耦合以响应于从差分放大器335接收V0N 337及V0P 338而产生输出D-342及D+342。逐次逼近寄存器 (“SAR”)370经耦合以响应于在D-342上接收数字高信号以在复位节点371处复位。SAR 370 耦合到二进制加权电容器阵列380,二进制加权电容器阵列380耦合到输入节点326,输入节点326经由电容器耦合到输入级电路330的第一输入331及第二输入332。[〇〇25]图3B说明根据本发明的实施例的具有可选择输入的实例差分放大器335。当信号 DCG 339为数字低时，输入N1 331及P1 333上方的开关为闭合且差分放大器放大输入N1 331及P1 333上的信号。输入N1 331及P1 333为差分放大器335的第一对输入。当信号DCG 339为数字高时，输入N2 332及P2 334上方的开关为闭合且差分放大器放大输入N2 332及 P2 334上的信号。输入N2 332及P2 334为差分放大器335的第二对输入。[〇〇26]图3C包含根据本发明的实施例的用于耦合到差分放大器335的实例再生锁存器 340。再生锁存器340经耦合以响应于从差分放大器335接收V0N 337及V0P 338而产生输出 D-342及D+342。在一个实施例中，再生锁存器340具有12位分辨率。
[0027]图4展示根据本发明的实施例的用于操作ADC 300的时序图。图4中展示的信号可由控制电路108控制及/或由读出电路104控制。在时间t0处，DAC_RST 327经脉冲化以复位/ 放电二进制加权电容器阵列380。在时间tl处，SHX 425变为高，其闭合SHX栅极325且将第一复位信号(在低转换增益下产生)从VIN 323采样到输入节点326上。同样也在时间tl处，CMP_ RST1 461信号变为高，其闭合CMP_RST1 361栅极且将输入N1 331及P1 333的电压分别复位到输出V0N 337及V0P 338。由于信号DCG 439为低，所以在时间tl处输入N1 331及P1 333为差分放大器335的有效输入。在时间t2处，CMP_RST1 461信号变为低，其断开CMP_RST1 361 开关且差分放大器将输入N1 331上的第一复位信号(在低转换增益下产生)放大到其输出上，且在再生锁存器340上设定第一复位信号的放大版本以用于由ADC作比较及数字转换。 在时间t3处，信号SHX 425变为低，其闭合SHX栅极325。同样也在时间t3处，信号DCG 439变为高，其将差分放大器335的输入从N1 331及PI 333(第一对输入)切换到N2 332及P2 334 (第二对输入)。[〇〇28]在时间t4处，SHX 425再次变为高，其闭合SHX栅极325且将第二复位信号(在高转换增益下产生)从Vin 323采样到输入节点326上。同样也在时间t4处，CMP_RST2 462信号变为高，其闭合CMP_RST2 362栅极且将输入N2 332及P2 334的电压分别复位到输出V0N 337 及V0P 338。在时间t5处，CMP_RST2 462信号变为低，其断开CMP_RST2 362开关且差分放大器将输入N2 333上的第二复位信号(在高转换增益下产生)放大到其输出上，且在再生锁存器340上设定第二复位信号的放大版本以用于由ADC作比较及数字转换。在时间t6处，信号 SHX 425变为低，其闭合SHX栅极325。因此，ADC 300具有在输入级电路330中具有复制的输入级的优势，其使得在高转换增益与低转换增益两者下的两个复位电平能够被采样。由于信号DCG 439在第一对输入(N1 331及P1 333)与第二对输入(N2 332及P2 334)之间做选择，因此通过使差分放大器335包含可选择输入使得复制的输入级成为可能。[〇〇29]在时间t7处，SHX 425再次变为高，其闭合SHX栅极325且将高增益图像信号(在高转换增益下产生)从VIN 323采样到输入节点326上。由于DCG 439仍然为高，所以第二对输入 N2 332及P2 334仍然为差分放大器335的有效输入。差分放大器335将输入N2 333上的高增益图像信号(在高转换增益下产生)放大到其输出上，且在再生锁存器340上设定高增益复位信号的放大版本以用于由ADC作比较及数字转换。在时间t8处，信号SHX 425变为低，其闭合SHX栅极325。
[0030] 同样也在时间t8处，DCG 439变为低，其选择第一对输入N1 331及P1 333作为差分放大器335的有效输入。在时间t9处，SHX 425再次变为高，其闭合SHX栅极325且将低增益图像信号(在低转换增益下)从Vin 323采样到输入节点326上。差分放大器335将输入N1 331上的低增益图像信号(在低转换增益下产生)放大到其输出上，且在再生锁存器340上设定低增益复位信号的放大版本以用于由ADC作比较及数字转换。在时间tlO处，信号SHX 425变为低，其闭合SHX栅极325。
[0031]如图4中展示，第一复位电压与第二复位电压之间的差异为A Vrst 451。像素210的高转换增益下的相关双采样(“⑶S”)值展示为A VCDSJn 452,而像素210的低转换增益下的 CDS值展示为A Vcds_lo 453。可由低转换增益使A Vcds_lo 453倍增以产生低转换增益下的像素210的数字图像信号，而可由高转换增益使A VCDS_HI 452倍增以产生高转换增益下的像素 210的数字图像信号。
[0032]依据计算机软件及硬件描述上文阐释的过程。所描述的技术可组成嵌入于有形或非暂时机器(举例来说，计算机)可读存储媒体内的机器可执行指令，当由机器执行所述指令时将使得机器执行所描述的操作。另外，所述过程可嵌入于硬件内，例如专用集成电路 (“ASIC")或其它。
[0033]有形非暂时机器可读存储媒体包含提供(S卩，存储)呈由机器(举例来说，计算机、 网络装置、个人数字助理、制造工具、具有一组一或多个处理器的任何装置等等)可存取形式的信息的任何机构。举例来说，机器可读存储媒体包含可录/不可录的媒体(举例来说，只读存储器(R0M)、随机存取存储器(RAM)、磁盘存储媒体、光盘存储媒体、快闪存储器装置等等)。[〇〇34]包含说明书摘要中所描述的内容的本发明的所说明实施例的上文描述不希望为详尽的或将本发明限制于所揭示的精确形式。虽然出于说明的目的，本文中描述本发明的特定实施例及实例，但相关领域的技术人员应认识到，在本发明的范围内可进行各种修改。
[0035]鉴于以上详述的描述，可对本发明做出这些修改。所附权利要求书中所使用的术语不应被解释为将本发明限制于说明书中揭示的特定实施例。实际上，本发明的范围将完全由所附权利书要求确定，所述权利要求书应根据建立的权利要求解释的公认原则来解释。
【主权项】
1.一种图像传感器，其包括:像素阵列；控制电路，其耦合到所述像素阵列以用于促进图像采集，其中所述像素阵列中的像素 经配置以以下次序循序地在第一转换增益下产生第一复位信号、在大于所述第一转换增益 的第二转换增益下产生第二复位信号、在所述第二转换增益下产生高增益图像信号以及在 所述第一转换增益下产生低增益图像信号；以及逐次逼近寄存器SAR模/数转换器ADC，其包含具有第一可选择输入及第二可选择输入 的输入级电路，其中所述SAR ADC经耦合以以下次序循序地接收所述第一复位信号、所述第 二复位信号、所述高增益图像信号以及所述低增益图像信号，且其中所述输入级电路经配 置以当接收所述第一复位信号及所述低增益图像信号时选择所述第一可选择输入，且经配 置以当接收所述第二复位信号及所述高增益图像信号时选择所述第二可选择输入。2.根据权利要求1所述的图像传感器，其中所述输入级电路包含差分放大器，所述差分 放大器包含所述第一及第二可选择输入。3.根据权利要求2所述的图像传感器，其中所述第一可选择输入包含于第一对可选择 输入中且所述第二可选择输入包含于第二对可选择输入中，且其中所述第一对可选择输入 经耦合以由第一复位信号复位，所述第二对可选择输入经耦合以由从所述第一复位信号分 离的第二复位信号复位。4.根据权利要求1所述的图像传感器，其中所述SAR ADC包含:耦合到输入节点的二进制加权电容器阵列，其中所述第一可选择输入及所述第二可选 择输入也耦合到所述输入节点，且其中所述输入节点耦合到采样与保持开关；以及耦合到所述二进制加权电容器阵列的逐次逼近寄存器SAR。5.根据权利要求4所述的图像传感器，其中所述SAR ADC包含:再生锁存器，其耦合于所述输入级电路的输出与所述SAR的输入之间。6.根据权利要求1所述的图像传感器，其中所述像素阵列包含被布置成行及列的像素。7.根据权利要求1所述的图像传感器，其中所述图像传感器包含多个所述SAR ADC，且 其中所述多个SAR ADC中的每一者耦合到所述像素阵列自身的列。8.根据权利要求1所述的图像传感器，其中所述输入级电路经配置以响应于以以下次 序循序地接收所述第一复位信号、所述第二复位信号、所述高增益图像信号以及所述低增 益图像信号来以以下次序循序地输出所述第一复位信号、所述第二复位信号、所述第二复 位信号与所述低增益图像信号之间的差异以及所述第一复位信号与所述高增益图像信号 之间的差异。9.一种用于图像传感器的读出电路，所述读出电路包括:多个逐次逼近寄存器SAR模/数转换器ADC，其包含具有第一可选择输入及第二可选择 输入的输入级电路，其中所述SAR ADC经耦合以以下次序循序地接收第一复位信号、第二复 位信号、高增益图像信号以及低增益图像信号，且其中所述输入级电路经配置以当接收所 述第一复位信号及所述低增益图像信号时选择所述第一可选择输入，且经配置以当接收所 述第二复位信号及所述高增益图像信号时选择所述第二可选择输入，其中输入级电路用于耦合到像素阵列的位线，且其中所述多个SAR ADC中的每一者包 含用于传输所述第一复位信号、所述第二复位信号、所述高增益图像信号以及所述低增益图像信号的数字转换的输出。10.根据权利要求9所述的读出电路，其中所述输入级电路包含差分放大器，所述差分 放大器包含所述第一及第二可选择输入。11.根据权利要求10所述的读出电路，其中所述第一可选择输入包含于第一对可选择 输入中且所述第二可选择输入包含于第二对可选择输入中，且其中所述第一对可选择输入 经耦合以由第一复位信号复位，所述第二对可选择输入经耦合以由从所述第一复位信号分 离的第二复位信号复位。12.根据权利要求9所述的读出电路，其中所述多个SAR ADC中的每一者包含:耦合到输入节点的二进制加权电容器阵列，其中所述第一可选择输入及所述第二可选 择输入也耦合到所述输入节点，且其中所述输入节点耦合到采样与保持开关；以及耦合到所述二进制加权电容器阵列的逐次逼近寄存器SAR。13.根据权利要求12所述的读出电路，其中所述SAR ADC包含:再生锁存器，其耦合于所述输入级电路的输出与所述SAR的输入之间。14.一种方法，其包括:在输入级电路处以以下次序循序地接收第一复位信号、第二复位信号、高增益图像信 号以及低增益图像信号，其中由图像传感器像素在第一转换增益下产生所述第一复位信号 及所述低增益图像信号，且其中由所述图像传感器像素在大于所述第一转换增益的第二转 换增益下产生所述第二复位信号及所述高增益图像信号；当由所述输入级电路接收所述第一复位信号及所述低增益图像信号时选择所述输入 级电路的第一可选择输入以放大及输出以用于由模/数转换器ADC作比较;以及当由所述输入级电路接收所述第二复位信号及所述高增益图像信号时选择所述输入 级电路的第二可选择输入以放大及输出以用于由所述ADC作比较。15.根据权利要求14所述的方法，其中所述输入级电路包含差分放大器，所述差分放大 器包含所述第一及第二可选择输入。16.根据权利要求15所述的方法，其进一步包括:在接收所述第二复位信号之前复位第一对可选择输入且在接收所述第二复位信号与 接收所述低增益图像信号之间不复位所述第一对可选择输入，其中所述第一可选择输入包 含于所述第一对可选择输入中；以及在接收所述第一复位信号之后复位第二对可选择输入且在接收所述高增益图像信号 与接收所述低增益图像信号之间不复位所述第二对可选择输入，其中所述第二可选择输入 包含于所述第二对可选择输入中；且其中所述第二对可选择输入经耦合以由从所述第一复 位信号分离的第二复位信号复位。17.根据权利要求14所述的方法，其中所述ADC为逐次逼近寄存器SAR ADC，且所述SAR ADC包含:耦合到输入节点的二进制加权电容器阵列，其中所述第一可选择输入及所述第二可选 择输入也耦合到所述输入节点，且其中所述输入节点耦合到采样与保持开关；以及耦合到所述二进制加权电容器阵列的逐次逼近寄存器SAR。18.根据权利要求17所述的方法，其中所述ADC包含:再生锁存器，其耦合于所述输入级电路的输出与所述SAR的输入之间。19.根据权利要求14所述的方法，其中被布置成所述图像传感器像素的行及列的图像 传感器包含多个所述输入级电路，且其中所述图像传感器的每一行或列耦合到所述多个输 入级电路中的输入级电路。
【文档编号】H04N5/369GK105979173SQ201610071678
【公开日】2016年9月28日
【申请日】2016年2月2日
【发明人】R·约翰松, 特吕格弗·维拉森
【申请人】全视科技有限公司