一种可回显高清视频信号的视频拼接处理器的制造方法
【技术领域】
[0001]本实用新型涉及高清IXD驱动设备的技术领域，具体地说是一种可以回显最高分辨率1920 X 1080信号的视频拼接处理器。
【背景技术】
[0002]视频拼接处理器是专业的视频处理和控制设备，它是先将一路视频信号分割成多个显示单元，然后将分割后的显示单元信号输出到多个显示终端，并完成用多个显示屏拼接组成一个完整的图像。现有视频拼接处理器采用纯硬件结构设计，无操作系统，整个系统完全封闭式运行，具有操作简单、稳定性好、信号质量好、延时小以及系统可靠性高等优点，广泛应用于交通、安防、教育及采矿等领域的视频图像处理系统中。然而由于视频拼接处理器的输入信号较多，使用时不易于选择哪个信号去显示在拼接屏上，因此，迫切的需要一种具有回显视频信号功能的拼接处理器来克服现有技术难题。
【发明内容】
[0003]本实用新型的目的在于提供一种可回显高清视频信号的视频拼接处理器，该拼接处理器能够在客户端上回显视频信号，极大方便用户监视播放视频内容上屏显示的视频内容，同时也可以根据压缩编码倍数的不同，在客户端上回显出不同分辨率的视频信号，其中能够回显最高分辨率为1920 X 1080的视频信号，以满足多个行业的要求。
[0004]为了实现上述目的，本实用新型采用的技术方案为，一种可回显高清视频信号的视频拼接处理器，包括N张HDMI高清采集卡，N为正整数，其特征在于，所述HDMI高清采集卡上设有多个HDMI输入接口和一个以太网接口，所述HDMI输入接口与HDMI转换芯片相连，HDMI转换芯片的信号输出端连接至FPGA的信号输入端，所述FPGA通过AXI总线与ZYNQ芯片相连，在ZYNQ芯片内设有JPEG编码器和BOA服务器，所述JPEG编码器的信号输出端连接BOA服务器，所述BOA服务器的信号输出端连接所述以太网接口。
[0005]作为本实用新型的一种改进，所述HDMI高清采集卡的数值N的取值范围为I?100。
[0006]作为本实用新型的一种改进，所述HDMI输入接口的个数为4个。
[0007]作为本实用新型的一种改进，所述HDMI转换芯片为能够将通用的HDMI格式信号转换成符合VESA标准的TTL信号的HDMI/TTL转换芯片。
[0008]作为本实用新型的一种改进，所述HDMI/TTL转换芯片的型号为MST6M182XDT。
[0009]作为本实用新型的一种改进，所述FPGA与ZYNQ芯片之间采用两条AXI总线进行互联。
[0010]相对于现有技术，本实用新型的整体结构设计巧妙，将N( I < N < 100)张HDMI高清采集卡构建成标准的流媒体服务器，并通过HDMI高清采集卡上设置的以太网接口通过交换机连接至PC机客户端，使得在客户端上回显出最高分辨率为1920 X 1080的视频信号，实现了拼接屏系统回显的同步化，满足了用户针对拼接屏上显示内容进行分析判断、综合调度以及决策指挥等要求；整个视频拼接处理器的结构简单可靠，易于实现且成本较低，适合广泛推广使用。
【附图说明】
[0011]图1为本实用新型的HDMI高清采集卡的内部结构框图。
[0012]图2为本实用新型的HDMI高清采集卡接入客户端进行视频回显的连线示意图。
【具体实施方式】
[0013]为了加深对本实用新型的理解和认识，下面结合附图对本实用新型作进一步描述和介绍。
[0014]一种可回显高清视频信号的视频拼接处理器，包括HDMI高清采集卡、控制卡和HDMI输出卡，所述HDMI高清采集卡和HDMI输出卡均与控制卡进行通信，且所述HDMI高清采集卡的数量为N( I < N < 100)，所述HDMI输出卡的数量与HDMI高清采集卡的数量保持一致。如图1所示，其中，所述HDMI高清采集卡上设有四个HDMI输入接口和四个HDMI转换芯片(ICO?IC3)，每个HDMI输入接口与HDMI转换芯片——对应，所有HDMI转换芯片的信号输出端均连接至FPGA上，并将FPGA通过两根AXI总线与ZYNQ芯片相连，在ZYNQ芯片内设置有JPEG编码器和BOA服务器，在JPEG编码器的输出端与BOA服务器相连，所述BOA服务器的信号输出端连接一个以太网(ETHERNET)接口。整个技术方案设计巧妙实用，通过将HDMI高清采集卡设计成标准的流媒体服务器，再通过交换机连接至PC机客户端，进而在客户端上回显视频信号。
[0015]由于传统的FPGA在软件编码方面的能力较差，且其输出的信号不适合进行编码和流媒体设计，而ZYNQ芯片为带有ARM Cortex-A9核处理器的FPGA，使得FPGA具有完整的ARM处理系统。ZYNQ芯片包含了 PL (FPGA模块)和PS (ARM处理器模块)两部分，AXI总线能够将PL和PS之间建立通信。为了保证ZYNQ芯片具备较高的处理速度，在所述HDMI高清采集卡中采用传统FPGA和ZYNQ芯片结合使用的方式，让FPGA充当PL部分，而让ZYNQ芯片充当PS部分，并利用AXI总线做转换完成PS和PL的互联对视频流信号以一定的速度进行连续不断地传输。
[0016]优选地，所述HDMI转换芯片为能够将通用的HDMI格式信号转换成符合VESA标准的TTL信号的HDMI/TTL转换芯片，优选采用MST6M182XDT芯片。
[0017]接入视频拼接处理器的4路HDMI信号分别通过4个HDMI输入接口进入各个HDMI转换芯片转换成符合VESA标准的TTL信号，TTL信号进入FPGA，同时通过AXI总线把视频数据传到ZYNQ芯片中，经过JPEG编码器压缩编码(将视频信号进行JPEG图像压缩编码不仅能够缩小数据存储量而且也提高了带宽利用率)后传送至BOA服务器进行数据封装。
[0018]如图2所示，将N张HDMI高清采集卡通过网线连接至交换机，再将交换机通过网线连接至PC机客户端，并在每张HDMI高清采集卡启动前，通过客户端为每张HDMI高清采集卡设置各自的服务器地址，这样用户在客户端就可以通过交换机在任何时候均可获取任何一张HDMI高清采集卡的高清视频数据，从而完成视频数据的回显功能。回显视频数据的分辨率取决于JPEG编码器的压缩编码倍数，最高分辨率可达1920 X 1080。
[0019]需要说明的是上述实施例，并非用来限定本实用新型的保护范围，在上述技术方案的基础上所作出的等同变换或替代均落入本实用新型权利要求所保护的范围。在权利要求中，单词“包含”不排除存在未列在权利要求中的元件。
【主权项】
1.一种可回显高清视频信号的视频拼接处理器，包括N张HDMI高清采集卡，N为正整数，其特征在于，所述HDMI高清采集卡上设有多个HDMI输入接口和一个以太网接口，所述HDMI输入接口与HDMI转换芯片相连，HDMI转换芯片的信号输出端连接至FPGA的信号输入端，所述FPGA通过AXI总线与ZYNQ芯片相连，在ZYNQ芯片内设有JPEG编码器和BOA服务器，所述JPEG编码器的信号输出端连接BOA服务器，所述BOA服务器的信号输出端连接所述以太网接口。2.如权利要求1所述的一种可回显高清视频信号的视频拼接处理器，其特征在于，所述HDMI高清采集卡的数值N的取值范围为I?100。3.如权利要求1或2所述的一种可回显高清视频信号的视频拼接处理器，其特征在于，所述HDMI输入接口的个数为4个。4.如权利要求1或2所述的一种可回显高清视频信号的视频拼接处理器，其特征在于，所述HDMI转换芯片为能够将通用的HDMI格式信号转换成符合VESA标准的TTL信号的HDMI/TTL转换芯片。5.如权利要求4所述的一种可回显高清视频信号的视频拼接处理器，其特征在于，所述HDMI/TTL转换芯片的型号为MST6M182XDT。6.如权利要求1或2所述的一种可回显高清视频信号的视频拼接处理器，其特征在于，所述FPGA与ZYNQ芯片之间采用两条AXI总线进行互联。
【专利摘要】本实用新型涉及一种可回显高清视频信号的视频拼接处理器，包括N（1≤N＜100）张HDMI高清采集卡，其特征在于，所述HDMI高清采集卡上设有多个HDMI输入接口和一个以太网接口，所述HDMI输入接口与HDMI转换芯片相连，HDMI转换芯片的信号输出端连接至FPGA的信号输入端，所述FPGA通过AXI总线与ZYNQ芯片相连，在ZYNQ芯片内设有JPEG编码器和BOA服务器，所述JPEG编码器的信号输出端连接BOA服务器，所述BOA服务器的信号输出端连接所述以太网接口。通过HDMI高清采集卡上设置的以太网接口通过交换机连接至PC机客户端，使得在客户端上回显出最高分辨率为1920×1080的视频信号，实现了拼接屏系统回显的同步化。
【IPC分类】H04N7/18, H04N5/262
【公开号】CN204929022
【申请号】CN201520694079
【发明人】薄守静
【申请人】南京欧帝科技股份有限公司
【公开日】2015年12月30日
【申请日】2015年9月9日