一种同步锁相接收解码器的制造方法
【技术领域】
[0001]本实用新型涉及视频解码技术领域，尤其涉及一种同步锁相接收解码器。
【背景技术】
[0002]在视频领域，不同设备之间，或同一设备不同的视频接口，其视频参考时钟往往是不一样的，这就会造成一套或多套系统不能同步;尤其是数字拼接墙领域，使用外同步信号对系统进行同步很有必要，通过GENLOCK同步锁相，可以使一套或多套系统与同一同步源实现同步，这样视频的刷新就能与外部视频源保持一致。当提供了一个适当的信号后，系统就会把它的显示刷新率和这个信号进行锁定，所有画面的闪烁跳动都一致，这可以解决广播电视工程许多不必要的困扰。其中GENLOCK同步锁相是使被控振荡器的相位受标准信号或外来信号控制的一种技术，用来实现与外来信号相位同步，或跟踪外来信号的频率或相位。
【实用新型内容】
[0003]本实用新型的发明目的在于提供一种同步锁相接收解码器，采用本实用新型提供的技术方案使得多套系统与同一同步源实现同步，当提供了一个适当的信号后，将显示刷新率和这个信号进行锁定，所有画面的闪烁跳动都一致。
[0004]为了达到上述实用新型目的，本实用新型提供一种同步锁相接收解码器，包括视频数据输入模块、同步信号输入模块、逻辑处理单元和视频输出模块;所述数据输入模块用于输入TS视频数据，并解码输出包含VOUT DATA数据和VOUT CLK时钟的BT信号;所述同步信号输入模块用于输入同步信号，提取所述同步信号的行场同步信号，并根据提取的所述行场信号产生CLK时钟；所述逻辑处理单元用于将CLK时钟替换所述VOUT CLK时钟，并用所述CLK时钟和VOUT DATA数据对视频信号进行处理，输出差分信号和新BT信号;所述视频输出模块用于将所述差分信号转换并输出SDI视频，将所述新BT信号输出复合视频信号，所述SDI视频和复合视频信号得到同步锁相的视频。
[0005]所述视频数据输入模块包括视频输入接口和解码器;所述视频输入接口用于输入TS视频数据;所述解码器用于将所述TS视频数据解码成包含VOUT DATA数据和VOUT CLK时钟的BT信号。
[0006]所述同步信号输入模块包括BNC输入接口、同步分离器和时钟产生器;所述BNC输入接口用于输入同步信号;所述同步分离器用于分离并提取所述同步信号中的行场信号；所述时钟产生器用于根据所述行场信号产生CLK时钟。
[0007]所述逻辑处理单元包括时钟处理模块和视频缓存模块;所述时钟处理模块用于接收所述VOUT CLK时钟和CLK时钟，并将所述CLK时钟替换所述VOUT CLK时钟；所述视频缓存模块用于对所述CLK时钟和所述VOUT DATA数据进行处理，输出差分信号和新的BT信号。
[0008]所述视频输出模块包括均衡芯片、DAC芯片和视频放大芯片;所述均衡芯片用于将所述差分信号转换输出SDI视频;所述DAC芯片和视频放大芯片用于将所述新BT信号转换输出复合视频信号。
[0009]进一步的，所述同步信号输入模块包括时钟去抖动电路，用于对所述CLK时钟进行去抖动。
[0010]进一步的，所述BT信号可以为BT1120或BT656信号。
[0011]进一步的，所述逻辑处理单元输出的新BT信号为BT656信号。
[0012]与现有技术相比，本实用新型具有以下有益效果:
[0013]本实用新型通过将TS视频数据分解成VOUT DATA数据和VOUT CLK时钟，再通过将另外输入的同步信号提取转换得到CLK时钟，并替换VOUT CLK时钟，最后将VOUT DATA数据和CLK时钟转换成视频文件，视频显示刷新率与同步源进行锁定，达到同步锁相的效果，使得多套系统与同一同步源实现同步，解决了广播电视工程许多不必要的困扰。
【附图说明】
[0014]为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0015]图1为本实用新型实施例1流程框图；
[0016]图2为本实用新型实施例2结构框图。
【具体实施方式】
[0017]下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
[0018]实施例1
[0019]如图1所示，本实施例公开了一种同步锁相方法，其步骤包括:
[0020]SI)输入TS视频数据，经解码输出包含VOUT DATA数据和VOUT CLK时钟的BT信号；
[0021]S2)输入同步信号，提取所述同步信号的行场同步信号；
[0022]S3)根据提取的所述行场信号产生CLK时钟；
[0023]S4)用所述CLK时钟替换所述BT信号中的VOUT CLK时钟；
[0024]S5)对所述CLK时钟和VOUT DATA数据处理，得到差分信号和新BT信号；
[0025]S6)所述差分信号转换输出SDI视频，所述新BT信号转换输出复合视频信号，得到同步锁相的视频。
[0026]实施例2
[0027]如图2所示，本实用新型还公开了一种同步锁相接收解码器，包括视频数据输入模块10、同步信号输入模块20、逻辑处理单元30和视频输出模块40。其中数据输入模块10用于输入TS视频数据，并解码输出包含VOUT DATA数据和VOUT CLK时钟的BT信号；同步信号输入模块20用于输入同步信号，提取同步信号的行场同步信号，并根据提取的行场信号产生CLK时钟;逻辑处理单元30用于将CLK时钟替换VOUT CLK时钟，并用CLK时钟和VOUT DATA数据对视频信号进行处理，输出