F25脚通过C115与U12的I脚连接，U5的F26脚通过C116与U12的2脚连接，U5的E25脚通过C117与U12的4脚连接，U5的E26脚通过C118与U12的5脚连接，U5的D25脚通过(:119与1]13的1脚连接，1]5的D26脚通过C121与U13的2脚连接，U5的C25脚通过C122与U13的4脚连接，U5的C26脚通过C123与1]13的5脚连接，1]12的10、9、7、6脚分别对应与0附0的12、10、9、7脚连接，1]13的10、9、7、6脚分别对应与CNlO的6、4、3、I脚连接，CN9的13、14脚和CNlO的13、14脚与网络接口连接，CN9、CN1的20脚与电源输出端连接，CN9的15脚通过R58与电源输出端连接，CN9的18脚通过R59与电源输出端连接，CNl O的17脚通过R56与电源输出端连接，CN9的17脚通过R62与参考地连接，CNlO的15脚通过R55与参考地连接，CNlO的18脚通过R60与参考地连接，CN9、CN10的其它脚均与参考地连接;U5通过CN9接收输入的4K分辨率信号、对所述4K分辨率信号进行处理、通过CNlO输出处理后的4K分辨率信号，实现4K分辨率信号环通。
[0019]其中，R50、R52和R54均为100Ω，R55、R56和R60均为 100K Ω，R58和R62均为IM Ω，R59为4.7ΚΩ，R61 为33Ω，C83、C89、C90、C93、C95、C96、C97、C98、C99和ClOl均为0.IyF，(:113、(:114、(:115、(:116、(:117、(:118、(:119、(:121、(:122和(:123均为101^。
[0020]在监控、安防等拼接显示场景中，4K拼接处理器采用型号为Spartan-6的FPGA芯片构成用于处理4K分辨率信号的驱动电路，可驱动液晶拼接显示屏显示4K分辨率信号，如分辨率为3840*2160、刷新率为60Hz的4K分辨率信号，从而将图像显示效果由1080P的高清显示提升到4K的超高清显示。该4K拼接处理器可配接口类型为Sbit或1bit双口低电压差分信号(Low Voltage Differential Signaling，LVDS)接口使用，通过处理马赛克噪点、颗粒噪点、纹式噪点、杂色噪点等不同的噪点，使图像无任何压缩拉伸，显示效果更清晰逼真。该4K拼接处理器支持多种视频图像信号类型，例如可支持一路DP信号输入、一路数字视频接P (Digital Visual Interface，DVI)输入、两路HDMI输入、一路视频图形阵列(VideoGraphics Array，VGA)输入以及一路DP信号输出；该4K拼接处理器可支持RS232接口的网络连接;通过采用简单易操作的幕墙操控软件，可实现多屏拼接或任意输入信号单屏显示;支持多功能系统参数选择卡和虚拟遥控、键盘屏幕菜单式调节方式(On-Screen Display,OSD)功能。采用该驱动电路的4K拼接处理器具有智能温控功能，例如可根据当前的工作温度自动调节风扇转速，通过散热保护电路元器件，提高4Κ拼接处理器的工作性能。
[0021]该驱动电路还包括电阻R65、R66、R67、R68、R70，电容C124、C125、C126、C127、C128，晶振X1、X2;U5的NI脚、C126的一端与Xl的输入端连接，U5的N2脚、C125的一端与Xl的输出端连接，U5的NI脚与N2脚之间并联R68，U5的Vl脚、R67的一端与电源输出端连接，U5的V2脚、R66的一端与电源输出端连接，U5的V3脚、C124的一端通过R65与电源输出端连接，C124的另一端、R66的另一端、R67的另一端、Cl 25的另一端、Cl 26的另一端以及XI的接地端与参考地连接，U5的H24脚、C127的一端与X2的输入端连接，U5的J24脚、C128的一端与X2的输出端连接，U5的H24脚与J24脚之间并联R70，C127的另一端、C128的另一端以及X2的接地端与参考地连接。
[0022]其中，R65为1ΚΩ，R66和R67均为1K Ω，R68和R70均为IM Ω，C124为0.lyF，C125、C126、C127和C128均为33pF，Xl和X2的振荡频率均为12MHz。
[0023]该4K拼接处理器还包括用于给驱动电路提供工作电压的电压转换电路，该电压转换电路包括芯片U2，电阻R7、R8、R11，电容E5、E6、C7、C10、C12、C13、C14、C15，电感L2;U2的型号为SY8120B，U2的5脚、Cl 4的一端、Cl 5的一端以及R7的一端与电源输入端连接，R7的另一端与U2的4脚连接，U2的I脚通过C7与U2的6脚连接，U2的6脚与L2的I脚、4脚连接，L2的2脚和3脚、E5的正极、E6的正极、ClO的一端、C12的一端、C13的一端以及R8的一端与电源输出端连接，ClO的另一端、R8的另一端与U2的3脚连接，U2的3脚通过RU与参考地连接，C14的另一端、C15的另一端、E5的负极、E6的负极、C12的另一端、C13的另一端以及U2的2脚与参考地连接。
[0024]其中，R7为100ΚΩ，R8为I1K Ω、精度为I %，R11为24K Ω、精度为I %，E5和E6均为22(^卩/16￥，07、(:13和(:15均为101^，(:10为33?卩，(:12为2.24?，(:14为叫卩丄2为4.74!1/2.8八，电源输入端的输入电压可选为5V，电源输出端的输出电压可选为3.3V。电压转换电路的芯片U2采用型号为SY8120B的同步压降转换器，集成了主开关及同步开关，减小电路的功耗；电压转换电路的输入电压可在4.5V至18V范围内进行选择，提高电源输入灵活性。
[0025]需要说明的是，以上驱动电路和电压转换电路的元器件及其参数，仅为本技术方案优选的实施方式，本技术方案还可以选用其它的元器件及其参数;根据公知常识，本技术领域的普通技术人员，对于本技术方案不同的应用场景，不需要发挥创造力，就可对元器件及其参数进行调整。
[0026]本实用新型提供的技术方案，包括用于处理4K分辨率信号的驱动电路，驱动电路包括??6々芯片1]5，1'￥3阵列芯片1]10、1]11、1]12、1]13，0?信号线连接器0_、0~10;1]5的型号为5?&忖311-6，1]10、1]11、1]12和1]13的型号均为1?(:131^0524?，0_通过1]10、1]11与1]5连接，0附0通过U12、U13与U5连接;U5通过CN9接收输入的4K分辨率信号、对所述4K分辨率信号进行处理、通过CNlO输出处理后的4K分辨率信号，实现4K分辨率信号环通。4K拼接处理器通过DP信号线连接器CN9、CNlO，实现4K分辨率信号环通，节省信号分配器等设备，降低了 4K拼接显示系统的复杂度。
[0027]实施例二
[0028]如图2所示，本实施例提供一种4K拼接显示系统，包括本实用新型实施例一提供的4K拼接处理器220和液晶拼接显示屏230; 4K拼接处理器220和液晶拼接显示屏230的个数均为N，N为大于等于2的整数，N个4K拼接处理器220与N个液晶拼接显示屏230——对应地连接，N个4K拼接处理器220通过DP信号线依次串行连接。
[0029]该4K拼接显示系统还包括4K信号源设备210和管理服务器240;4K信号源设备210与第I个4Κ拼接处理器220连接，管理服务器240与第N个4Κ拼接处理器220连接。
[0030]其中，Ν可选为4，液晶拼接显示屏230的大小可选为55寸、分辨率可选为1080Ρ。
[0031]其中，4Κ拼接处理器2 20与液晶拼接显示屏2 30可采用LVDS接口连接，4Κ信号源设备210与第I个4Κ拼接处理器220可通过DP信号线连接，管理服务器240与第N个4Κ拼接处理器220可采用RS232接口连接。4Κ拼接处理器220与液晶拼接显示屏230之间采用LVDS接口连接，可以使得信号在差分印刷电路板走线或平衡电缆上以几百兆比特每秒的速率传输，由于采用低压和低电流驱动方式，实现了低噪声和低功耗。使用DP信号线传输，既可以传输视频信号，也可以传输串口命令，从而可省串口布线。
[0032]本实施例中，4K拼接显示系统的任一个4K拼接处理器可将来自4K信号源设备的任意输入信号通过DP信号线连接器输出到其下一个4K拼接处理器的DP输入端，采用DP信号线对输入信号的环通，可节省信号分配器、HDM