专利名称：自激模式消除幅相控制串扰的方法与装置的制作方法
技术领域：
本发明属于限制噪声或干扰技术领域，具体涉及一种自激模式消除幅相控制串扰 的方法和装置。
背景技术：
电路中不同结构引起的电磁场在同一区域里的相互作用会产生串扰现象，即一条 线路上的能量耦合到其他线路。串扰有两个不利的影响首先，串扰会改变总线中单根传输 线的性能，比如传输线特征阻抗和传输速度等，而这些将会对系统时序和信号完整性问题 产生一定的影响；再者，串扰会将噪声感应耦合到其他的传输线上，这将进一步降低信号完 整性，导致噪声裕量变小。特别是，对于强流回旋加速器系统，其控制系统属于常温条件下大尺寸腔体的控 制，涉及到百千瓦量级的大功率操作，同时高束流负载使得腔体的特性阻抗变化较大，其阻 抗实部在最大束流负载时接近无束流负载时的一倍。对于连续波加速器，这样的射频系统 不稳定性会持续影响束流加速过程，进而对幅相稳定系统的设计和实现提出了更为严格的 要求。应用于强流回旋加速器的低电平控制系统通常采用他激模式下的模拟控制系统，当 腔体失谐角度不为零时，传统的幅度和相位控制方法存在相互串扰等问题，会直接影响到 加速电场的控制精度。
发明内容
(一)发明目的本发明目的在于消除幅度、相位控制串扰的问题。( 二 )技术方案为实现上述目的，本发明提供如下技术方案一种自激模式消除幅相控制串扰的方法，包括幅度控制环路、相位控制环路和频 率控制环路，由幅度控制环路稳定射频系统的幅值，相位控制环路控制射频腔体加速电场 相位，其关键在于相位控制环路通过自激环路用于稳定射频系统的频率。自激环路使用 IQ调制器和幅度、相位解调器并经过静态环路延迟优化。射频自激环路的工作无须外部信号源对腔体进行激励。构成环路的基本元素是 射频发射机、传输线、射频腔体、高增益限幅放大器、环路移相器。其中当限幅放大器和环路 移相器被调谐时，环路将在最初系统中的杂散噪声驱动起振，并最终通过调谐静态环路相 移稳定于腔体的谐振频率。通过幅度误差与相位误差的乘积项检测，并通过数字PI控制器控制外部移相器 补偿环路延迟的温度漂移。频率控制环路在保证系统工作频率锁定为外部信号源频率的前提下，用于降低射 频发射机输出功耗。低电平控制系统工作在自激模式下时，位于射频环路中的射频开关选择由腔体反
3馈信号产生参考射频信号，作为调制器的射频输入。所述调制器输入为腔体拾取信号，并使用IQ调制。所述调制器增加了自激、他激模式转换射频开关和隔离射频开关，其控制信号来 自于VXI总线接口的FPGA。以数字PID控制器作为幅度控制环路、相位控制环路和腔体调谐环路的控制器。一种采用自激环路消除幅相控制串扰的装置，包括幅度控制环路、相位控制环路 和频率控制环路，由幅度控制环路稳定射频系统的幅值，相位控制环路控制射频腔体加速 电场相位，其关键在于相位控制环路通过射频自激环路用于稳定射频系统的频率，所述射 频自激环路包括射频发射机、传输线、射频腔体、高增益限幅放大器、环路移相器。所述调制 器增加了自激、他激模式转换射频开关和隔离射频开关，其控制信号来自于VXI总线接口 的FPGA ；以数字PID控制器作为幅度控制环路、相位控制环路和腔体调谐环路的控制器。由自激环路谐振约束条件出发，经过一系列理论推导，得到了自激模式情况下幅 度环路和相位/频率环路的自激稳态条件及扰动响应，并通过分析系统传递函数得出了自 激模式下消除幅度、相位串扰回路的充要条件，即环路运行频率下环路延迟为零，同时低 电平调制器布线以及发射机相位漂移造成的角度误差为零时，幅度环路控制器输出与相位 /频率环控制器输出之间没有耦合回路。而环路延迟的温度漂移可通过幅度误差与相位误 差的乘积项检测，并通过数字PI控制器控制外部移相器补偿。环路控制内容、方式与传统的他激模式相比，幅度环仍然用于稳定射频系统幅值， 而相位环不仅用于控制射频腔体加速电场相位，更通过自激环路用于稳定射频系统的频 率，因此在自激模式中相位环也称相位/频率环路。原先的腔体频率稳定环路在保证系统 工作频率锁定为外部信号源频率的前提下，用于降低射频发射机输出功耗。本发明的自激模式建立在他激模式的基础之上，主要变化是在调制器1、调制器 输入改为腔体拾取信号；2、取消幅度、相位调制部分，直接使用IQ调制。(三)有益效果本发明提供的技术方案能够有效地避免幅相控制串扰，提高了强流回旋加速器射 频控制系统的控制精度和稳定性。
图1 IOOMeV强流回旋加速器低电平控制系统框图，其中左上粗体环为幅度控制 环路，右上细体环为相位控制环路，下方为频率控制环路；图2为自激模式低电平控制原理图；图3为自激工作模式信号流图；图4为基于FPGA的数字PI控制器原理图。
具体实施例方式本实施例提供一种在IOOMeV强流回旋加速器射频加速系统的低电平控制系统中 采用自激模式消除幅相控制串扰的方法和装置。该IOOMeV强流回旋加速器的射频加速系统包括一台高稳定度频率连续可调的 频率源、两台IOOkW射频功率源、两个独立谐振腔体和两套低电平控制系统。
IOOMeV射频系统的参考信号由直接数字频率合成(Direct Digital Synthesis, DDS)技术产生，DDS的参考时钟为高稳定IOMHz恒温晶体振荡器(Double Oven Controlled CrystalOscillator)。参考时钟通过锁相环(Phase Lock Loop)产生150MHz的主时钟 信号，同时驱动4路DDS工作。驱动时钟信号的边沿触发相位累加器进行递增操作。每 时钟周期的累加结果经过相位-幅度转换后通过高速数模转换器输出。DDS的输出频率 由累加器的单位累加字(Timing Word)决定，当选用32位累加器的时候频率调整步长为 0. 0465661Hz。IOOMeV射频系统参考信号源的最终指标为相位噪声偏离中心频率IkHz处小 于125dBc，谐波成分小于75dBc，输出功率为+15dbm。参考源信号经放大后分配为4路，其 中两路分别作为两套低电平系统的参考输入，进入低电平系统后作为他激模式下调制器的 输入和自激模式下的参考信号，分别驱动IOOMeV的两个射频腔体。另一路作为聚束器300W 功率放大器的输入，剩余1路备用。射频参考信号源能确保输出通道间相位差别为0度。IOOMeV回旋加速器的射频系统包含两套完全相同的IOOkW射频功率源，每套功率 源包含一个固态功率放大组和一个末级放大器。IOOMeV射频系统中，地点平系统调制器输 出信号作为固态功率放大组的输入。每套固态功率放大组由输入功率分配器，IkW功放组合 单元，8路同相输出功率合成器，28V低压电源模组，输出定向耦合器，输入射频开关及必要 的连锁保护等组成，其输出作为末级放大器的输入驱动信号。IOOMeV回旋加速器的射频系统采用6英寸同轴传输线，传输系统包括高功率滤 波器，定向耦合器，射频开关，假负载以及Trombone等设备。其中高功率射频开关及假负载 用于射频系统的测试和维护，接近射频耦合窗的定向耦合器可为低电平系统提供入射和反 射的信号的幅度和幅角信息，幅度信息用于低电平系统的驻波比保护，幅角信息可用于调 谐。Trombone在传输系统中可对传输线长度进行调整，目的有1、避免传输线本身在工作 频率产生谐振；2、对腔体输入电抗分量变化进行补偿，减小末级发射机稳定性的负面影响。IOOMeV回旋加速器采用双腔体四次谐波加速，两个谐振腔在中心区不做连接，独 立驱动和控制。每套低电平控制系统包括幅度控制环，相位控制环和频率控制环。低电平控制系 统可工作在自激模式和他激模式下。当工作在自激模式下时，位于射频环路中的射频开关 选择由腔体反馈信号产生参考射频信号，作为调制器的射频输入。当相位/频率环工作在 锁相模式，系统通过PI控制器调整调制器的驱动端进行调整，使环路工作频率最终锁定于 参考频率源的频率和相位。当工作在他激模式时，射频回路中的射频开关选择将参考信号 源信号作为输入。此时，低电平控制系统工作频率与信号源频率相等，幅度和相位分别由幅 度环和相位环控制。调制解调坐标系的对低电平设计有较大的影响。在低电平系统中主要使用的有两 种坐标系，一种为幅度、相位坐标系；另一种为迪卡尔坐标系，意即IQ调制解调。幅度、相位 解调对于控制的优点在于其解调结果不随控制反馈信号回路的长度变化。而在IQ调制解 调系统中却存在这样的缺点，信号的串扰往往与传输路径的长度有关系。IQ解调制的优点 在于能够处理较大的范围，而幅度相位解调往往由于相位的360度变化引起输出结果的跳 变。在调制器的选择上，幅度相位调制和IQ调制，从简单性上来看后者具有一定的优势。他激和自激两种方式的共同点是腔体都是由调制器产生的射频信号经发射机 放大后进行驱动的，不同点在于调制器的输入射频信号的来源。他激控制(GeneratorDRiven)的信号源通常是外部低漂移的晶体振荡器，而自激控制(Self-Excited Loop)的 射频信号则来自于腔体自身。自激环路的优点在于能够保持腔体始终在其谐振频率上，这 对于常温腔体的意义是在运行中射频系统不会出现大的反射功率。另一个优点是当自激环 路使用IQ调制器和幅度、相位解调器并经过静态环路延迟优化后，幅度相位控制不存在串 扰回路。自激环路的弱点是，对腔体运行频率需要进行自激锁相操作，这增加了低电平系统 的复杂性。他激控制的优点在于系统简洁明了，缺点是控制回路串扰对腔体调谐情况过于 敏感。IOOMeV低电平控制的他激模式是指使用基准信号源驱动腔体的运行模式。在他激 运行模式中，腔体取样端的射频反馈信号用于稳定腔体基谐模共振。IOOMeV低电平控制在 他激模式中选择调制解调坐标系，均为幅度-相位坐标系，控制器使用数字比例积分控制 算法。他激模式的优点在于原理较为简单，发展成熟。当射频系统因为外部联锁而中断操 作后，再次启动腔体时不需要像自激模式那样调整环路频率。IOOMeV射频低电平控制的自激模式建立在他激模式的基础之上，主要变化是在调 制器1、调制器输入改为腔体拾取信号；2、取消幅度、相位调制部分，直接使用IQ调制。系 统原理框图如图1所示图1中环路控制内容、方式与他激模式相比有所变化，幅度环仍然 用于稳定射频系统幅值，相位环不仅用于控制射频腔体加速电场相位，更通过自激环路用 于稳定射频系统的频率，因此在自激模式中相位环也称相位/频率环路。原先的腔体频率 稳定环路在保证系统工作频率锁定为外部信号源频率的前提下，用于降低射频发射机输出 功耗。射频腔体的自激环路是一个正反馈高增益射频回路，它的环路约束条件为
内呼二…⑷-吻)2"万where, η = 0. 1. 2."当满足上述条件时，包括射频腔体在内的自激环路将运行在射频腔体频率响应曲 线的固定的工作点上。环路运行频率Q1与射频腔体谐振频率ω。是互为独立的变量，射频 自激环路的工作无须外部信号源对腔体进行激励。构成环路的基本元素是射频发射机、传 输线、射频腔体、高增益限幅放大器、环路移相器。其中当限幅放大器和环路移相器被调谐 至满足上述环路约束条件式时，环路将在最初系统中的杂散噪声驱动起振，并最终通过调 谐静态环路相移稳定于腔体的谐振频率。环路中高增益限幅放大器的作用有两个方面一 方面在环路起振过程中对小信号提高增益，另一方面限制输出给腔体的最大功率。环路的 幅度可通过附加的幅度稳定环进行调整。与他激模式类似，相位/频率的控制可通过使用 相位鉴别器与外部信号源进行比较后产生误差信号，通过控制器调整环路相移部分，从而 调整环路频率。通常上述过程在此模式中称为自激锁相操作，在此情况下系统的频率/相 位均被锁定与外部基准信号源相同。自激环路与他激模式最大的不同在于从射频信号的角度来看，他激环路仍然属 于开环，而其中的三个闭环主要用于调节激励信号，从而达到稳定负载腔体的目的。而自激 环路则属于射频闭环环路，控制器的主要目的是改变和稳定环路参数。经过稳态分析可以得到两个自激控制环路特性a.在自激锁相稳态中环路频率等于外部信号源频率，理论上可以在腔体幅频响应曲线的任意点工作，实际中往往受限制 于Q驱动功率。b.给定发射机驱动功率情况下，自激环路在腔体中建立的射频向量的模等 于发射机输出幅度和驱动失谐角余弦函数的乘积。综合上述两点，可以看出在自激环路条 件下，整个射频系统的工作效率与腔体失谐角度φ有关系。实际低电平控制系统中，外部 信号源频率是束流加速所期望的频率，自激锁相模式会锁定于该频率，但代价是较高的Q 调谐分量输出。为了降低Q分量，提高系统效率应使用腔体谐振频率控制环路调谐腔体频 率。低电平控制系统自激模式的信号流图如图1所示。其中包含了 3个闭环环路左 上粗体环为幅度控制环，右上细体环为频率/相位控制环，下方为腔体谐振频率控制环。幅 度环和相位频率环存在耦合，当Gta为零时，闭环耦合回路消失，因此图中以虚线表示Gta的 传递函数。在自激环路控制中要消除幅度环，相位/频率环的稳态误差，控制器就必须有积 分控制。而为使得Q驱动为零，腔体调谐环也必须有积分控制，因此我们选择数字PID控制 器作为幅度环、频率/相位环和腔体调谐环的控制器。综合比较自激模式和他激模式的稳态及控制稳定性，结合控制环路特性可以得出 结论1、当束流负载为纯阻性负载时，负载的变化会引起腔体失谐。其原因是固定耦合 电容只对固定阻性束流负载进行匹配，对其他束流负载值会引入发射机驱动电流和腔体加 速电压夹角Φ 8不为零，从而导致腔体失谐。2、耦合部分的电抗分量可以通过腔体调谐环进行前馈补偿，使得输入阻抗的虚部 为零。前馈补偿的量值可通过公式进行估算，但其量值受限于相关实际参量测量准确性的影响。3、在他激模式下，如果对纯阻性束流负载不实行性补偿或者补偿不准确，则幅度、 相位控制存在串扰回路，影响控制精度。4、当束流负载存在电抗分量时，为获得最大功率传输，腔体必须工作一定的失谐 角度下，此时他激模式也存在串扰回路。5、自激模式如果根据加速频率静态调整环路延迟，若低电平调制器布线以及发射 机相位漂移造成的误差为零，则Gta = 0，此时不存在幅度、相位串扰回路。环路延迟的温度 漂移可通过幅度误差与相位误差的乘积项检测，并通过外部移相器补偿。 低电平系统数字控制器的实现高频控制系统数字化控制器的核心功能是提供幅度、相位以及频率三路信号的PI 控制。其PI控制模块包含三路基于摩托罗拉DSP-56303的数字PI控制器。其中单独一路 作为幅度控制器，另外两路PI控制器由同一个DSP芯片完成，作为相位环和频率环的控制 器。在实际运行的加速器系统中，较多采用经典的PID控制器，或者其变化形式作为射频低 电平控制器。为了克服传统模拟控制器在灵活性方面的不足，我们确定使用数字PID控制器做 为射频低电平系统的主控制器。为得到适合于数字信号处理器(DSP)或大规模可编程门阵 列(FPGA)实现的PID控制器，必须对PID控制算法进行离散变换。数字控制器的实现依赖 DSP和FPGA，其本质是采用两种不同的计算机离散数系，一种是以整数运算构成的定点数系运算，另一种则为IEEE754标准所规定的浮点运算数系。其中以整数运算为基础的定点 数系的优点在于运算幅度快，硬件实现开销低，缺点在于控制器的参数量化，运算过程中整 数部分、小数部分的区分需要人为进行，使用较为不方便。我们使用FPGA实现比例-积分控制器，原因有两点1、低延迟处理是FPGA的特 点。2、比例-积分控制器的参数由于没有微分项的贡献，易于进行定点数处理。浮点数运 算则是DSP的长处，其不会过多增加DSP系统开销。因此我们使用DSP的浮点运算实现PID 控制器。目前DSP和FPGA均可使用浮点数进行运算，相比较之下DSP在这方面具有更大的 优势，主要原因是其可在不增加硬件开销的情况下完成所需要功能，因此我们使用DSP完 成数字PID控制器的实现，此时参数的量化和运算过程使用IEEE754标准所规定的浮点数 格式。控制器的实现主要有两种方案一种是通过DSP实现，另一种为通过FPGA实现。 我们对两种方案都进行了尝试，从实现设计的角度看，这两种方案都能够达到设计要求，开 发过程、代价等却不尽相同。多方面综合比较可以看出使用DSP实现数字控制器是低电平 系统中最具有灵活性和开发代价最低的方案，尽管存在处理延迟较高的一些缺点，但仍可 以通过提高DSP的运行频率来解决，因此我们确定使用DSP作为主要数字控制器的实现，而 FPGA实现的数字控制器则作为低电平系统的备选方案。DSP实现的数字控制器模块是一块C尺寸的VXI插卡，作为IOOMeV回旋加速器射 频低电平控制系统的一部分，主要提供以下功能1) 3 路 PID 整定；2) DSP能与主机进行通讯，在线调整控制器增益及零点频率；3)完整的自检功能及调试支持。为能实现上述主要功能，这块卡的硬件包括前/后端信号调理电路、ADC和DAC、 DSP、VXI总线接口等。其中数字信号处理芯片采用DSP 56303，该芯片数据总线宽度为24 位，处理器的执行单元、存贮器和外围器件的操作相互独立。该处理器的数据算术逻辑单 元、地址发生单元和程序控制单元工作在并行模式下，多数操作只需要一条指令即可完成， 有利于减少数字控制器的内部延迟。DSP支持并行处理，使得同时优化射频腔体谐振频率控 制环和腔体相位控制环成为可能。数字控制插卡的通讯使用了处理器的主机接口(HI08) 通过连接FPGA与VXI总线，实现了控制器参数的在线调整。DSP56303还提供了 JTAG接 口和片内仿真(0n_Chip Emulation) 0数字控制插卡的诊断线路利用ONCE接口能够迅速 确定寄存器、存贮器单元的状态并能跟踪指令每一步的执行。DSP运行程序的存储采用了 AT29LV256非易失性片外存储器。为增加控制器的动态范围，ADC(模数转换器)选用了 18 位高分辨率的AD7674。设计中，出于简化线路访问时序和减少周边期间的考虑，采用了并行 直接二进制的输出形式，数据接口的电压设置为LVCOMS标准。输出级设计重点考虑的则是 DAC的单调性，数字控制插卡采用了 Analog的14位电压输出数模转换芯片AD7840。该芯 片的最大微分非线性为0. 9LSB，从而确保了控制器输出对设置点的跟踪能力。数字控制插 卡的VXI总线通讯功能使用了 XC3000系列的FPGA，其主要功能为实现VXI总线地址译码， 实现总线设备自检及实现DSP的HI-08接口寻址等。数字控制卡通过VXI的P2接口自定 义局部总线，从高频卡获得频率微调、幅度和相位信号，在与主机设置控制点比较后，产生 误差信号进入AD7674进行模数转换。转换后的数字信号传送给数字处理器，当主机设置的工作状态为闭环调节时，DSP对误差信号进行PID运算，将结果输出给AD7840进行数模转 换，转换后的调节信号经过缓冲放大后，经局部总线回到高频卡，构成闭环。幅度环、相位环控制器的整定幅度环控制器的比例、积分和微分系数的整定是理 论与实践相结合的过程，通过理论分析得到控制器主导零点在32. 125kHz，大于等于中心区 模型腔体主导极点。而比例、积分控制器的参数与“腔体-放大机”系统的主导极点频率有 很大关系PID补偿原理是给加速电压幅度稳定环路引入补偿零点，消除原系统中的主导 极点。通过对幅度环PID控制器的比例、积分和微分参数进行优化，可将控制器的补偿零点 频率调整到腔体的主导极点频率附近。通过极零相消，射频环路才能到足够的环路增益相 位余量，避免潜在发生的震荡。在实际应用的系统中，控制器的最大增益、系统环路的延迟 和系统的稳定性是低电平系统中互相制约的三个关键因素。由上述分析可知，在幅度环控 制的整定中，需要根据腔体极点调整控制器的零点，使用极零相消的方法稳定系统。同时， 在实际的应用中更需要在射频系统启动，以及运行的不同阶段采用不同的控制器增益，传 统的模拟控制器通过一定的改进可以完成类似的功能，比如在控制器中增加了增益控制开 关和可调电阻。但这样的方法相比较数字控制器而言仍缺乏灵活性。IOOMeV回旋加速器的射频低电平系统中，包括三个主要控制环路幅度控制环， 频率/相位控制环和腔体谐振频率控制环，三个环路的结构类似，其中幅度环路和相位环 路既相互联系又互有区别，通常采用同一个调制器线路，其作用分别为调整腔体驱动信号 的幅值和幅角。相位控制环与腔体调谐环都使用了相位鉴别器，后者利用检测到的相差稳 定腔体的谐振频率。解调器的设计幅度解调原理幅度解调器的核心为双平衡混频器，当双平衡混频器的R. F.端和 L.O.端频率相同，相位相同时，输出由混频方程决定 此时可认为I. F.的输出端的直流分量与输入R. F.信号的幅度成正比，比率由 L.O.的输入端的幅度决定。当然L.O.的信号越大，幅度越稳定，相位越稳定，D. B. M.的 鉴幅效果就会越好。然而，由于双平衡混频器的器件本身为精确配对的4支二极管，其 L.O.输入超过一定功率后，可能会损坏器件本身，试验中作用的混频器为7dbm输入，这限 制了 L.O.的最大功率。幅度鉴别的线路分为两个部分，其中一路为辅助部分，使用AD8306 作为限幅放大器，AD8306具有IOOdb左右的动态范围，带宽满足要求，其中工作区段可设置 在-30dbm至6dbm左右，在此区段内相移少于一度。试验中选取RLoad = Rlim = 100欧， 此时AD8306的带宽为210MHz。也可以选取RLoad = Rlim = 200欧，此时带宽为100MHz。 AD8306的输出电流为-400mV/Rlim，输出波形经过MC10116构成的施密特触发器检测过零， 放大后，通过低噪声射频放大器MAN-IHLN进一步放大。之后通过低通滤波器去掉高次谐波 分量，作为混频器的L.O.的输入。这样混频器的L.O.输入频率与R. F.相同，相位差恒定， 幅度由MClOl 16和MAN-IHLN器件本身增益决定，与R. F.输入幅度无关。另一路主要由延 迟线补偿辅助部分产生的相移，从而使R. F.端和L.O.端具有相同的输入相位，使输出最大 化。
9
相位解调原理相位(频率)鉴别器数字鉴相器可分为基于XOR的TYPE-I及 TYPE-II和TYPE-III鉴相器。其中TYPE-II鉴相器为边沿触发的鉴相器，适用于两路频率相 同的射频信号的相位检测。实验验证中使用了 ON的MCH12140D芯片。通过对Lead和Lag 信号进行滤波后得出的直流分量进行差运算，得到与输入正弦信号相位差成正比的模拟电 平，从而完成鉴相功能。调制器的设计矢量调制器由三角函数产生器和模拟乘法器以及模拟加法器构 成。PI控制器产生的幅度、相位两路信号，分别送给三角函数产生器产生的I、Q控制矢量Vi = Amp · cos(<i))Vq = Amp · 8 η(Φ)射频参考信号通过正交功分器产生的正交射频信号，通过模拟乘法器与I、Q控制 矢量相乘，通过模拟加法器后作为调制器输出。硬件开发射频控制模块包含了他激模式下幅度控制环路和相位控制环路的关键线路。双 平衡混频器构成的幅度鉴别线路和MCH12140构成的相位鉴别器由于共用了腔体反馈信 号，故安排在PCB的左部中间偏上位置。幅度、相位鉴别结果由缓冲放大器驱动后进入右下 角的VXI局部总线，传送给DSP控制模块。同理，DSP模块的输出也经由右下角局部总线返 回射频控制模块。经过适当缓冲变换及开闭环控制线路后进入IQ控制矢量产生器。IQ矢 量产生器对幅度/相位坐标系进行转换，转换结果是迪卡尔坐标系矢量作为IQ调制器的输 入。由于IQ调制器的另一个输入为参考射频信号，故调制器本身和控制矢量产生器被安排 在PCB的左侧中间偏下位置，IQ调制器输出经射频开关控制后进行了放大和谐波抑制处理 作为射频模块输出。这样PCB板上所有射频信号都集中在左侧上部和中间位置。频率调谐 模块集中在左下角，并与RF信号经过的线路相对隔离。PI控制模块包含三路基于摩托罗拉DSP-56303的数字PI控制器。其中单独一路 作为幅度控制器，另外两路PI控制器由同一个DSP芯片完成，作为相位环和频率环的控制 器。PI控制器的核心为DSP-56303，该处理器可工作在最高IOOMHz频率下，并提供主机接 口(Η108)、直接存储器访问控制(DMA)、增强型同步串行接口(ESSI)、串行通信接口(SCI) 以及定时器等外设资源；ADC采用ADI公司的AD7674模/数转换器，该芯片具有18位分辨 率，能工作在最高SOOkSPS的采样率下，动态范围可达103dB。选取这一款芯片除了考虑到 上述性能外，AD7674还提供了内核与接口分别供电的结构，使其可以很方便的与其他具有 不同逻辑电平的器件一起工作而不需要电平转换芯片；DAC采用了 ADI公司的AD7840，分辨 率为14位，可直接和DSP相连；Flash采用Atmel公司的AT291v256来作为引导器件。VXI总线接口 射频控制模块和PI控制模块均通过寄存器基的A16、D16的VXI总 线接口与零槽控制器相连接。接口线路使用一块Xilinx FPGA实现对VXI地址总线的译码、 VXI数据总线宽度控制、VXI总线数据传输时序逻辑。同时在FPGA内部实现VXI标准配置 寄存器，实现总线规范规定的上电自检逻辑等。射频模块的接口 FPGA还实现了基于寄存器的占空比可调整的脉冲序列输出。结 合射频控制模块调制器的控制功能，实现了射频的脉冲启动逻辑，以躲避腔体建立电压过 程中的多电子效应。PI控制模块的接口 FPGA与模块中的两块DSP-56303的连接，并使用 HI-08主机接口实现了系统运行时的开闭环控制、开环工作点设置、三路闭环工作的比例、积分常数在线调整等功能。基于FPGA的数字PI控制器原理图如图4所示。图中数字PI控制器使用了两个 32位带符号乘法器单元以及两个64位加法器单元。同时为了缓存数据，控制器使用了 4 个32位寄存器单元和4个64位寄存器单元。由于FPGA控制器使用了定点数计算方法，与 同样数据宽度的32位浮点数处理器相比较，其计算的截断误差小，积分效果更好。控制器 提供外部复位接口，可实现对u (k-Ι)寄存器的清零操作，防止控制器长期处于积分饱和状 态。控制器设计输入-输出延迟为4时钟周期。FPGA实现的数字控制器其实现的核心采用了 Xilinx Spartan-3系列FPGA，规 模为200k门。输入模块包括闭环求和节点(Summing Junction)，可编程增益前置放大器 (ProgrammableGain Amplifier)，抗混叠滤波器，单端-差分转换线路、外部电压基准源和 模数转换器AD7676，其中模数转换器AD7676具有500kHz的转换率，精度为16位。输出模 块包括DAC和必要的缓冲放大器，以及一个简单的IOBaseT以太网接口。在调制器部分，改用mini-circuits的90度功率分配器PSCQ-2-70+，将输入的 45MHz信号做正交分解，以方便进行IQ调制。增加了自激、他激模式转换射频开关和隔离射 频开关，其控制信号来自于VXI总线接口的FPGA。以上内容是结合优选的实施例对本发明所做的具体说明，不能认定本发明的具体 实施方式仅限于这些说明。对本发明所属技术领域的普通技术人员来说，在不脱离本发明 构思的前提下，还可以做出若干简单推演和变换，将本发明提供的技术方案应用于芯片内 部、PCB板、接插件、芯片封装、以及通信电缆中，都应当视为属于本发明的保护范围。
权利要求
一种自激模式消除幅相控制串扰的方法，包括幅度控制环路、相位控制环路和频率控制环路，由幅度控制环路稳定射频系统的幅值，相位控制环路控制射频腔体加速电场相位，其特征在于相位控制环路通过自激环路用于稳定射频系统的频率。
2.根据权利要求1所述的方法，其特征在于通过幅度误差与相位误差的乘积项检测， 并通过数字PI控制器控制外部移相器补偿环路延迟的温度漂移。
3.根据权利要求1所述的方法，其特征在于自激环路使用IQ调制器和幅度、相位解 调器并经过静态环路延迟优化。
4.根据权利要求1所述的方法，其特征在于射频自激环路包括射频发射机、传输线、 射频腔体、高增益限幅放大器、环路移相器，其中当限幅放大器和环路移相器被调谐时，环 路将在最初系统中的杂散噪声驱动起振，并最终通过调谐静态环路相移稳定于腔体的谐振 频率。
5.根据权利要求1所述的方法，其特征在于低电平控制系统工作在自激模式下时， 位于射频环路中的射频开关选择由腔体反馈信号产生参考射频信号，作为调制器的射频输 入。
6.根据权利要求1所述的方法，其特征在于所述调制器输入为腔体拾取信号，并使用 IQ调制。
7.根据权利要求1所述的方法，其特征在于所述调制器增加了自激、他激模式转换射 频开关和隔离射频开关，其控制信号来自于VXI总线接口的FPGA。
8.根据权利要求1所述的方法，其特征在于以数字PID控制器作为幅度控制环路、相 位控制环路和腔体调谐环路的控制器。
9.一种根据权利要求1至8所述方法消除幅相控制串扰的装置，包括幅度控制环路、相 位控制环路和频率控制环路，由幅度控制环路稳定射频系统的幅值，相位控制环路控制射 频腔体加速电场相位，其特征在于相位控制环路通过射频自激环路用于稳定射频系统的 频率，所述射频自激环路包括射频发射机、传输线、射频腔体、高增益限幅放大器、环路移相通。
10.根据权利要求9所述的装置，其特征在于所述调制器增加了自激、他激模式转换 射频开关和隔离射频开关，其控制信号来自于VXI总线接口的FPGA ；以数字PID控制器作 为幅度控制环路、相位控制环路和腔体调谐环路的控制器。
全文摘要
本发明属于限制噪声或干扰技术领域，具体涉及一种自激模式消除幅相控制串扰的方法及装置，包括幅度控制环路、相位控制环路和频率控制环路，由幅度控制环路稳定射频系统的幅值，相位控制环路控制射频腔体加速电场相位，其特征在于相位控制环路通过自激环路用于稳定射频系统的频率。本发明提供的技术方案能够有效地避免幅相控制串扰，提高了强流回旋加速器射频控制系统的控制精度和稳定性。
文档编号H05H7/00GK101883469SQ20101012382
公开日2010年11月10日 申请日期2010年3月15日 优先权日2010年3月15日
发明者侯世刚, 夏乐, 殷治国 申请人:中国原子能科学研究院