用于照明系统的驱动电路及其计时电路的制作方法
【专利摘要】本发明公开了一种用于照明系统的驱动电路，该照明系统包括调光器、整流桥和发光器件。该驱动电路包括：检测电路、补偿电路和控制电路。其补偿电路包括第一逻辑电路、第一计数器、锁存器、判断逻辑电路和计算逻辑电路。该驱动电路可用于补偿检测信号的占空比以补偿光源亮度，在调光系统中有着广泛的用途。
【专利说明】用于照明系统的驱动电路及其计时电路
【技术领域】
[0001]本发明涉及电子电路装置，更具体但是并非排它地涉及用于照明系统的驱动电路和计时电路。
【背景技术】
[0002]调光技术广泛地应用于白炽灯、节能灯和LED等照明领域。图1示出一种主要用于非线性负载光源尤其是LED的照明系统10，包括电源101、调光器(Dimmer) 102、整流桥103、发光器件106和驱动电路100。在一些应用中，电源101提供电源信号SI例如市电信号至调光器102，在其他一些应用中，电源101还可以提供其他信号至调光器102 (即调光器102还可以对其他信号进行调光)。通常使用三端双向可控硅开关管(TRIAC)实现调光器102，通过调节三端双向可控硅开关管(TRIAC)的导通时间以达到调光的目的。整流桥103对其输入的调光信号S2进行整流并在输出端提供半波信号S3。驱动电路100包括检测电路104和控制电路105。检测电路104通过检测半波信号S3检测调光器102的导通与关断，提供检测信号S4。控制电路105，基于检测信号S4的导通时间或者导通占空比，控制发光器件106的电压No或电流1 (例如平均电流)以调整其亮度。
[0003]图2示出照明系统10在运行过程中的波形图，其中横坐标是时间，纵坐标是电压值。调光器102通过控制导通时间对电源信号SI进行切相，而后整流桥103对调光信号S2进行整流。在理想情况下，未调光时调光器102会输出与其输入相同的电压波形。然而，SP使将调光器的旋钮调至最大导通状态，部分调光器的导通时间仅仅是85%甚者更低，如图2所示的调光信号S2和半波信号S3。更糟糕的是，不同的调光器具有不同的导通特性，即具有不同的最大导通时间或者不同的最大导通占空比，进而导致照明系统输出不同的最大输出功率，引起同一区域内发光器件具有不同的亮度。如何改进，以使得驱动电路可以兼容各种调光器是本领域技术人员需要解决的技术问题。
【发明内容】
[0004]考虑到现有技术中的一个或多个问题，本发明提供了一种计时电路，包括:第一逻辑电路，具有输入端、第一输出端和第二输出端，其输入端接收检测信号，所述第一逻辑电路基于所述检测信号的有效电平和无效电平的切换，在其第一输出端和第二输出端分别提供第一逻辑信号和第二逻辑信号；第一计数器，具有控制端、第一输出端和第二输出端，其控制端耦接至所述第一逻辑电路的第二输出端以接收所述第二逻辑信号，所述第一计数器基于第二逻辑信号计数，在第一输出端和第二输出端分别提供第一计数信号和第二计数信号，其中所述第一计数信号的计数周期大于所述第二计数信号的计数周期；锁存器，具有控制端、输入端和输出端，其输入端耦接至所述第一计数器的第一输出端以接收所述第一计数信号，其控制端耦接至所述第一逻辑电路的第一输出端以接收所述第一逻辑信号，所述锁存器基于第一逻辑信号将所述第一计数信号锁存并在其输出端提供第三计数信号；以及判断逻辑电路，具有第一输入端、第二输入端和输出端，其第一输入端耦接至所述第一计数器的第二输出端以接收所述第二计数信号，其第二输入端耦接至所述锁存器的输出端以接收所述第三计数信号，所述判断逻辑电路比较所述第二计数信号和所述第三计数信号是否相等，其输出端提供计时信号。该计时电路可用于补偿一反映调光器导通时间的检测信号，产生最大导通占空比为100%的补偿检测信号以控制发光器件的亮度，从而使得采用不同调光器的照明系统可以输出相同的最大输出功率。
[0005]本发明还提供了一种用于照明系统的驱动电路，所述照明系统还包括调光器、整流桥和发光器件，所述整流桥输出半波信号，所述驱动电路包括:检测电路，具有输入端与输出端，其输入端耦接至所述整流桥以检测所述半波信号，输出端提供检测信号；补偿电路，具有输入端与输出端，其输入端耦接至所述检测电路输出端，补偿所述检测信号的占空比并在输出端提供检测补偿信号，其中所述补偿电路包括:第一逻辑电路，具有输入端、第一输出端和第二输出端，其输入端接收检测信号，所述第一逻辑电路基于所述检测信号的有效电平和无效电平的切换，在其第一输出端和第二输出端分别提供第一逻辑信号和第二逻辑信号；第一计数器，具有控制端、第一输出端和第二输出端，其控制端耦接至所述第一逻辑电路的第二输出端以接收所述第二逻辑信号，所述第一计数器基于第二逻辑信号计数，在第一输出端和第二输出端分别提供第一计数信号和第二计数信号，其中所述第一计数信号的计数周期大于所述第二计数信号的计数周期；锁存器，具有控制端、输入端和输出端，其输入端耦接至所述第一计数器的第一输出端以接收所述第一计数信号，其控制端耦接至所述第一逻辑电路的第一输出端以接收所述第一逻辑信号，所述锁存器基于第一逻辑信号将所述第一计数信号锁存并在其输出端提供第三计数信号；以及判断逻辑电路，具有第一输入端、第二输入端和输出端，其第一输入端耦接至所述第一计数器的第二输出端以接收所述第二计数信号，其第二输入端耦接至所述锁存器的输出端以接收所述第三计数信号，所述判断逻辑电路比较所述第二计数信号和所述第三计数信号是否相等，其输出端提供计时信号；以及计算逻辑电路，具有第一输入端、第二输入端和输出端，其第一输入端接收所述检测信号，其第二输入端耦接至所述计时电路的输出端以接收所述计时信号，其输出端提供所述检测补偿信号；以及控制电路，基于所述检测补偿信号，控制所述发光器件的电压或者电流。该驱动电路检测调光器的导通时间，产生最大导通占空比为100%的补偿检测信号以控制发光器件的亮度，从而使得采用不同调光器的照明系统可以输出相同的最大输出功率。
【专利附图】
【附图说明】
[0006]下面将参考附图详细说明本发明的【具体实施方式】，其中相同的附图标记表示相同的部件或特征。
[0007]图1示出具有调光功能的照明系统10的电路原理图；
[0008]图2示出照明系统10在运行过程中的波形图；
[0009]图3示出根据本发明一个实施例的照明系统30的电路原理图；
[0010]图4示出照明系统30在前沿调光模式下的运行波形图400 ；
[0011]图5示出照明系统30在后沿调光模式下的运行波形图500 ；
[0012]图6示出根据本发明一个实施例的补偿电路600的电路原理图；
[0013]图7示出根据本发明一个实施例的补偿电路700的电路原理图；[0014]图8示出补偿电路700的运行波形图800 ;以及
[0015]图9示出根据本发明一个实施例照明系统90的电路原理图。
【具体实施方式】
[0016]在下文的特定实施例代表本发明的示例性实施例，并且本质上仅为示例说明而非限制。在以下描述中，为了提供对本发明的透彻理解，阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是:这些特定细节对于本发明而言不是必需的。在其他实例中，为了避免混淆本发明，未具体描述公知的电路、材料或方法。
[0017]在说明书中，提及“一个实施例”或者“实施例”意味着结合该实施例所描述的特定特征、结构或者特性包括在本发明的至少一个实施例中。术语“在一个实施例中”在说明书中各个位置出现并不全部涉及相同的实施例，也不是相互排除其他实施例或者可变实施例。本说明书中公开的所有特征，或公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合。此外，本领域普通技术人员应当理解，在此提供的示图都是为了说明的目的，并且示图不一定是按比例绘制的。应当理解，当称“元件”“连接到”或“耦接”到另一元件时，它可以是直接连接或耦接到另一元件或者可以存在中间元件。相反，当称元件“直接连接到”或“直接耦接到”另一元件时，不存在中间元件。相同的附图标记指示相同的元件。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。
[0018]图3示出根据本发明一个实施例的照明系统30的电路原理图，该照明系统30包括电源101、调光器102、整流桥103、发光器件106和驱动电路300。与图1所示的驱动电路100相比，驱动电路300还包括补偿电路301，该补偿电路301具有输入端和输出端，其输入端耦接至检测电路104的输出端，补偿检测信号S4的导通时间或者导通占空比并在输出端提供检测补偿信号S5。控制电路105，基于检测补偿信号S5的导通时间或者导通占空t匕，控制照明系统30的发光器件106的电压No或者电流1以调整发光器件106的亮度。
[0019]图4示出照明系统30在前沿调光模式下的运行波形图。在前沿调光模式下，调光器102在电源信号SI半周期开始时切相，经过了与调光位置相对应的一段时间后调光器102的开关才导通为负载供电，直至半周期结束。经过电源信号SI的零点后，调光器102重复相同操作。401示出前沿调光模式下半波信号S3的波形图，在此模式下半波信号S3具有一个从低电平到高电平的快速变化或者正向阶跃变化。在调光器102由关闭至打开时，SP半波信号S3阶跃变化时，检测电路输出的检测信号S4由低电平转变为高电平(在其他实施例中也可以由高电平转变为低电平)，该高电平将持续至半波信号S3低于设定的关断阈值V0F，其中关断阈值VOF可以是零伏、几伏甚者几十伏。半波信号S3从一个阶跃变化波动至下一个阶跃变化的时间称为一个检测周期TP，其中高电平称为有效电平，检测信号S4为高电平时间称为导通时间Τ0Ν，导通时间TON与检测周期TP的比例称为导通占空比D (简称占空比)。需要注意的是，在部分实施例中也可以使用低电平表征有效电平，低电平时间表征导通时间TON;在其他的一些实施例中，可以用高电平表征一个信号的有效电平，用低电平表征另外一个信号的有效电平。
[0020]继续参考图4，当检测信号S4的导通占空比小于第一临界阈值时(例如小于75%)，补偿电路301将检测信号S4的导通占空比补偿(增大)第一补偿阈值(例如25%)，可以通过将检测补偿信号与占空比为25%的数字信号SC进行叠加而获得检测补偿信号S5。当检测信号S4的导通占空比大于第一临界阈值时(例如占空比大于75%)，补偿电路301将检测信号S4的导通占空比补偿至高阈值(例如100% )。
[0021]驱动电路105基于检测补偿信号S5的导通占空比，控制发光器件的电流IO以调整发光器件106的亮度。例如，当检测补偿信号S5为80%占空比时，将发光器件106上的平均电流设置为0.81 ;当检测补偿信号S5为90%占空比时，将发光器件106的平均电流设置为0.91 ;当检测补偿信号S5为100%占空比时，将发光器件106的平均电流设置为I，其中I为预设电流。在图1所示的电路中，在检测信号S4的最大导通占空比为85%时，其负载发光器件106的平均电流仅为0.851。而按照上述实施例的方案进行补偿后，检测补偿信号S5的占空比为100%，其最大平均电流为I，发光器件106可以达到最大亮度。对一个区域内的照明系统补偿后，其最大平均电流均可达到I，从而避免了导通特性不同而导致亮度不同的问题。
[0022]图5示出照明系统30在后沿调光模式下的运行波形图。在后沿调光模式下，调光器102在输入信号SI半周期开始时导通，经过了与调光位置相对应的一段时间后，调光器102的开关才断开并将断开状态保持至半周期结束。经过输入信号SI的零点后，调光器102重复相同操作。501示出后沿调光模式下半波信号S3的波形图，在此模式下半波信号S3具有一个从高电平到低电平的快速变化或者负向阶跃变化。在半波信号S3高于设定的导通阈值VON时，检测电路104输出的检测信号S4由低电平转变为高电平，该高电平持续至调光器102由打开至关闭时，即半波信号S3阶跃变化时，其中导通阈值VON可以是零伏、几伏甚者几十伏，可以等于关断阈值V0F。继续参考图5，当检测信号S4的导通占空比小于第一临界阈值时(例如小于75% )，补偿电路301将检测信号S4导通占空比补偿(增大)第一补偿阈值(例如25% )，可以通过将检测信号与占空比为25%的数字信号SC进行叠加而获得检测补偿信号S5。当检测信号S4的占空比大于第一临界阈值时(例如占空比大于75% )，补偿电路301将检测信号S4占空比补偿至高阈值(例如100% )0
[0023]第一临界阈值还可以设置为50^,60%或者80%等多个数值，第一补偿阈值也可以设置为50%，40%或者20%等。当第一补偿阈值设置过大例如50%时，即使在很小的导通占空比例如10%时，检测补偿信号S5的导通占空比也会达到60%，导致发光器件可调亮度范围过小。
[0024]为解决上述问题，根据本发明的一个实施例，当检测信号S4的占空比为第二临界阈值时(例如10% )，补偿电路301将检测信号S4占空比补偿(增大)第二补偿阈值(例如0%);当检测信号S4占空比由第二临界阈值增大至第一临界阈值时，补偿电路301逐渐增大补偿值，例如检测信号占空比为20%时，补偿5% ;占空比为30%时，补偿10% ；……当检测信号S4的占空比大于第一临界阈值时(例如占空比大于75% )，补偿电路301将检测信号S4占空比补偿至高阈值(例如100% )0
[0025]图6示出根据本发明一个 实施例的补偿电路600的电路原理图，其运行过程中的波形图参考图4。补偿电路600包括计时电路601和计算逻辑602。计时电路601，具有输入端与输出端，其输入端耦接至检测电路104的输出端，其输出端提供计时信号SC。其中检测信号S4的下降沿(由有效电平转换为无效电平时)，计数信号SC由无效电平(例如低电平)转换为有效电平(例如高电平)，其高电平的持续时间与检测信号S4的导通占空比有关。在一个实施例中，可以采用数字计时器或者电容电流源组成的模拟计时器实现计时电路601，在检测信号S5下降沿触发计时电路601的计时功能使得SC翻转至高电平，其持续计时时间(高电平持续时间)可以预先设置为25%的检测周期(可以通过测量获得检测周期，在部分实施例中例如对于市电信号其检测周期已知)。为此，当检测信号占空比小于第一临界阈值时(例如75% )，计数信号有效电平的占空比为第一补偿阈值(例如25% )；当检测信号的占空比大于第一临界阈值时，计数信号SC的占空比与检测信号S4的占空比之和为高阈值(例如100% )。计算逻辑602具有第一输入端、第二输入端与输出端，其第一输入端耦接至检测电路104输出端，其第二输入端耦接至计时电路601的输出端，计算逻辑602进行或逻辑运算(检测信号S4或计数信号SC中一个为高电平，计算逻辑602即输出高电平)并在其输出端提供检测补偿信号S5。
[0026]图7示出根据本发明一个实施例的补偿电路700的电路原理图，补偿电路700包括计时电路70和计算逻辑电路705。计时电路70包括第一逻辑电路701、第一计数器702、锁存器703以及判断逻辑电路704。
[0027]第一逻辑电路701具有输入端、第一输出端和第二输出端,其输入端配置为计时电路700的输入端以接收检测信号S4，其第一输出端和第二输出端分别提供第一逻辑信号SLl和第二逻辑信号SL2。在一个实施例中，如图8所示，在检测信号S4由有效电平转换为无效电平后的第一时间PTl和第二时间PT2，第一逻辑信号SLl和第二逻辑信号SL2分别产生计数锁定状态LOCK (包括在第一周期Tl的第一计数锁定状态LOCKl，在第二周期T2的第二计数锁定状态L0CK2等)和计数开始状态START (包括在第一周期Tl的第一计数开始状态START1，在第二周期的第二计数开始状态START2等)，其中第二时间PT2大于第一时间PT1。第一时间PTl和第二时间PT2通常间隔很短，第一时间PTl可以只有几个微秒甚者是零，第二时间PT2通常 只有几十微妙或者更短，远远小于一个检测周期PT。
[0028]第一计数器702包括多个串联的D触发器DFFl、DFF2……DFFN，每个D触发器包括控制端R、时钟端C、信号端D、输出端Q和输出端反相端QB，且每个触发器的D端与其QB端连接在一起并耦接至下一个触发器的C端，D触发器DFFl~DFFN的输出端Q依次输出逻辑信号Ql、Q2……QN。D触发器DFFl的C端配置为第一计数器702的时钟端C以接收一高频时钟信号CLK，D触发器DFFl~DFFN的R端配置为第一计数器702的控制端R以接收第二逻辑信号SL2，D触发器DFFl~DFFN的输出端Ql~QN配置为第一计数器702的输出端。在接收到第二逻辑信号SL2的计数开始状态START后，第一计数器702开始计时，由QN……Q2Q1组成的数字计数信号开始由00000000逐步进位(假定N=8，进位表示最低位发生一次变化)，其进位步长为时钟信号CLK的周期，其中高(N-2)为组成的数字信号Q8……Q4Q3称为第一计数信号SDlJg (N-2)位组成的数字信号Q6……Q2Q1称为第二计数信号SD2。由于第二计数信号SD2每个CLK周期进位一次，而第一计数信号是每4个CLK周期进位一次，因此第二计数信号SD2进位速率是第一数字信号SDl进位速率的4倍，即第一计数信号SDl的计数周期(即第一计数信号SDl从000000进位至111111所需时间)是第二计数信号SD2计数周期(即第二计数信号SD2从000000进位至111111所需时间)的4倍。锁存器703包括多个寄存器LSl~LSM，每个寄存器均具有控制端SH、输入端I和输出端0，寄存器LSl~LSM的I端配置为锁存器703的输入端以接收第一计数信号SDl，寄存器LSl~LSM的控制端SH配置为锁存器703的控制端以接收第一逻辑信号SLl，寄存器LSI?LSM的O端配置为锁存器703的输出端以提供第三数字信号SD3。在一个实施例中，当控制端SH接收到第一逻辑信号SLl的计数锁定状态LOCK (例如L0CK1)，锁存器703将当前输入端I接收的第一数字信号SDl锁存并持续至控制端SH接收到第一逻辑信号SLl下一个周期的计数锁定状态LOCK(例如L0CK2)。判断逻辑电路704，包括多个同或门NOXl?NOXM (输入相同输出为I，输入相异输出为零)和多输入与门(例如M输入,M大于等于2),同或门NOXl?NOXM的第一输入端配置为判断逻辑电路704的第一输入端，同或门NOXl?NOXM的第二输入端配置为判断逻辑电路704的第二输入端。判断逻辑电路704的第一输入端耦接至锁存器703的输出端以接收第三数字信号SD3，其第二输入端耦接至第一计数器702的第二输出端以接收第二数字信号SD2，当第二数字信号SD2和第三数字信号SD3相等时，输出端提供的计数信号SC就会由低电平切换为高电平。计算逻辑电路705，具有第一输入端、第二输入端和输出端，其第一输入端接收检测信号S4，其第二输出端耦接至判断逻辑703的输出端以接收计时信号SC，在检测信号S4转换为有效电平时开始计时直至计数信号SC由低电平转换为高电平，其输出端提供检测补偿信号S5，即检测补偿信号S5的有效电平始于检测信号S4转换为有效电平时并持续至计时信号SC由低电平切换为高电平。
[0029]图8示出根据本发明一个实施例的补偿电路700的工作波形图800，假定检测信号S4为50%占空比的信号，并且其高电平表征调光器102的导通时间。在检测信号S4第一周期Tl的下降沿之后的第一时间PT1，第一逻辑信号SLl输出一个上升沿作为第一计数锁定状态(LOCKl)。在第二时间PT2后，第二逻辑信号SL2输出一个上升沿作为其第一计数开始状态(STARTl)。第二逻辑信号SL2的第一计数开始状态(STARTl)使得第一计数器702开始计时直至第二逻辑信号SL2的第二计数开始状态(START2)。接收到第一逻辑信号SLl第二计数锁定状态(L0CK2)，锁存器704锁存第一计数信号SDl，而后在接收到第二计数开始状态(START2)时，第二逻辑信号SL2对计数器702复位并从O开始重新计数。由于在接收到计数开始状态START时第一计数器702开始计时，接收到计数锁定状态LOCK时锁存器703锁定第一计数信号SD1，因此计数开始状态START对应的时刻称为计时时刻，计数锁定状态LOCK对应时刻称为锁定时刻。由于检测信号S4的第二周期T2的下降沿和第一逻辑信号SLl的第二计数锁定状态L0CK2之间时间间隔很短，可以认为第一计数开始状态(STARTl)至第二计数锁定状态(L0CK2)的时间间隔为一个检测周期TP，假定此时计数器702输出的数字计数信号为10101010，那么锁存器703锁存的第一计数信号SDl即为其高6位101010。而后，在接收到第二逻辑信号SL2的第二计数开始状态START2时第一计数器702重新计数，数字计数信号从00000000逐步增大(逐次进位)，当输出的数字计数信号(Q8?Ql)为00101010，即第二计数信号SD2(Q6?Ql)为101010，判断逻辑电路704两个输入端会全部相等，计数信号SC由低电平转换为高电平(即发出计时停止状态STOP)。由于第二计数信号SD2的进位速率是第一计数信号SDl进位速率的4倍，因此第二计数开始状态(START2)至判断逻辑电路704发出计时停止状态的时间(又称补偿时间TC)约为检测周期TP的I /
4。在稳态下，即调光旋钮固定时，检测周期TP是固定的，即补偿时间TC是当前检测周期的I / 4。即使在旋转调光旋钮时，由于旋转较慢，即第一周期Tl和第二周期T2相差不大，也可以近似认为补偿时间TC是当前检测周期TP的I / 4。计算逻辑电路705在检测信号S4的上升沿开始计时，接收到计数信号SC的计时停止状态STOP后停止计时，因此其输出的检测补偿信号S5为检测信号S4的占空比加25%的占空比。同理，如果第一计数信号取N为数字计数信号的高(N-3)位，而第二数字信号取其低(N-3)位，补偿信号的宽度约为检测周期TP的12.5%。在图7和图8示出的实施例中，由QN……Q2Q1组成的数字计数信号是逐次进位的2进制数据，在其他实施例中还可以是非逐次进位的数据。例如，本领域的不同技术人员还可以根据需要的比例，从N为数字中任意选择M位数字信号分别作为第一数字信号SDl和第二数字信号SD2，但第二数字信号SD2的计数周期应小于第一数字信号SDl的计数周期，例如第一计数信号是Q8Q7Q6Q4，第二计数信号是Q6Q5Q2Q1。对于上述实施例，假定对应的数字计数信号为10101010，即检测周期TP为168个时钟周期(2^24242^168)。由于第一计数信号是Q8Q7Q6Q4为1011，当数字计数信号变换至00010011时，第二计数信号Q6Q5Q2Q1为1011，第一计数信号与第二计数信号相等。数字计数信号由00000000变换至00010011需要19个时钟周期(对应时间为2°+]1+]4=!?，因此补偿时间TC为检测周期的11.3% (19 / 168)。本领域计数人员还可以根据上述实施例的教导，合理设置第一计数信号和第二计数信号以获取适当比例。
[0030]在一个实施例中，第一逻辑电路701主要用于将将检测信号S4的下降沿延迟，使得第二逻辑信号SL2的计数开始状态START稍晚于第一逻辑信号SLl的计数锁定状态LOCK,从而使得锁存器704在计数器702复位前将第一数字信号SDl锁存。在一些实施例中，第一逻辑信号SLl和第二逻辑信号SL2可以相等。此时，第一逻辑电路701可以提供一个脉宽很短的尖脉冲信号作为第一逻辑信号SLl (即第二逻辑信号SL2)，在检测信号S4转换为无效电平后的第一时间PTl和第二时间PT2，第一逻辑信号SLl分别产生上升沿计数锁定状态LOCK，下降沿作为计数开始状态START，其中第二时间PT2大于第一时间PTl。相应地，锁存器703在第一逻辑信号SLl上升沿(计数锁定状态)时将第一计数信号SDl锁存并在其输出端提供第三计数信号SD3 ;第一计数器702在第一逻辑信号SLl下降沿(计数开始状态)时开始计时。其计时原理和补偿原理与图7所示的补偿电路700相同。在一些实施例中，检测信号S4直接被配置为第一逻辑信号SLl (或者说二者相等)。在检测信号S4转换为无效电平后的第一时间PTl和第二时间PT2，检测信号S4(即第一逻辑信号SLl)和第二逻辑信号SL2分别产生计数锁定状态LOCK(例如直接使用检测信号S4的下降沿作为计数锁定状态LOCK)和计数开始状态START，其中第二时间PT2大于第一时间PTl。相应地，寄存器704在检测信号S 4的计数锁定状态将第一计数信号SDl锁存并在其输出端提供第三计数信号SD3 ;第一计数器702在第二逻辑信号SL2的计数开始状态时开始计时。其计时工作原理与图7所示的补偿电路700相同。
[0031]第一计数器702可以在控制端接收到上升沿时复位并重新开始计数，也可以根据需要在接收到下降沿时复位并重新开始计数(即将下降沿配置为开始计时状态)，也可以在上升沿时复位并在下降沿时开始重新计时(例如使用尖脉冲，上升沿和下降沿间隔很短)，还可以采用高低电平、上升沿或下降沿组合进行复位和计时。第一计数器702可以包括X (X>N)个D触发器或者其他类型的RS触发器或者T触发器，以及X个输出端，选择其中的N个(例如第1、3、5、7、8、9)作为输出信号，并在N个输出中选择M个作为第一计数信号和第二计数信号。锁存器703可以在其控制端SH接收到上升沿时锁定输入端I的当前输入信号，也可以根据需要在下降沿时锁定输入端I的当前输入信号(即将下降沿配置为计数锁定状态)，也可以其控制端SH为高电平或者低电平时(例如使用尖脉冲作为控制端SH的输入信号)锁定输入端I的当前输入信号。判断逻辑电路704可以在两个数字信号相等时输出高电平或者低电平。
[0032]图9示出根据本发明一个实施例的照明系统90的电路原理图。照明系统90包括电源101、调光器102、整流桥103、发光器件106和驱动电路109。
[0033]驱动电路109包括检测电路104、补偿电路110和控制电路105。检测电路104，具有输入端与输出端，其输入端耦接至整流桥103以检测半波信号S2，输出端提供检测信号S4 ;补偿电路110，具有输入端与输出端，其输入端耦接至检测电路104的输出端，补偿检测信号S4的占空比并在输出端提供检测补偿信号S5 ;控制电路105，基于检测补偿信号，控制发光器件的电压Vo或者电流Ιο。
[0034]补偿电路110包括计时电路900和计算逻辑电路905。计时电路900，其输入端接
收检测信号S4，其输出端提供计数信号SC。计算逻辑电路905，具有第一输入端、第二输入端和输出端，其第一输入端接收检测信号S4，其第二输入端耦接至计时电路的输出端以接收计数信号SC，其输出端提供检测补偿信号S5。
[0035]计时电路900包括第一逻辑电路901、第一计数器902、锁存器903和判断逻辑电路 904。
[0036]第一逻辑电路901,具有输入端、第一输出端和第二输出端,其输入端配置为计时电路900的输入端以接收检测信号S4，第一逻辑电路901基于检测信号S4的有效电平和无效电平的切换，在其第一输出端和第二输出端分别提供第一逻辑信号SLl和第二逻辑信号SL2。在一个实施例中，在检测信号S4转换为无效电平后的第一时间PTl和第二时间PT2，第一逻辑信号SLl和第二逻辑信号SL2分别产生计数锁定状态LOCK和计数开始状态START，其中所述第二时间PT2大于所述第一时间PTl。在另外一个实施例中，在检测信号S4转换为有效电平后的第一时间PTl和第二时间PT2，第一逻辑信号SLl和第二逻辑信号SL2分别产生计数锁定状态LOCK和计数开始状态START，其中所述第二时间PT2大于所述第一时间PTl。
[0037]第一计数器902，具有控制端、第一输出端和第二输出端，其控制端耦接至第一逻辑电路901的第二输出端以接收第二逻辑信号SL2，第一计数器902基于第二逻辑信号SL2计时，在第一输出端和第二输出端分别提供第一计数信号SDl和第二计数信号SD2，其中第一计数信号SDl的计数周期大于第二计数信号SD2的计数周期。
[0038]锁存器903，具有控制端、输入端和输出端，其输入端耦接至第一计数器902的第一输出端以接收第一计数信号SD1，其控制端耦接至第一逻辑电路901的第一输出端以接收第一逻辑信号SL1，寄存器基于第一逻辑信号将第一计数信号SDl锁存并在其输出端提供第三计数信号SD3。
[0039]判断逻辑电路904，具有第一输入端、第二输入端和输出端，其第一输入端耦接至第一计数器902的第二输出端以接收第二计数信号SD2，其第二输出端耦接至锁存器903的输出端以接收第三计数信号SD3，其输出端配置为计时电路900的输入端以提供计数信号SC，当第二计数信号SD2和第三计数信号SD3相等时，计数信号SC产生计时停止状态STOP。
[0040]计算逻辑电路905在检测信号S4转换为有效电平时开始计时直至接收到计时停止状态STOP，即检测补偿信号S5的有效电平始于检测信号S4转换为有效电平时并持续至计数信号SC由低电平切换为高电平(即当第二计数信号SD2和第三计数信号SD3相等时)。
[0041]尽管本发明已经结合其具体示例性实施方式进行了描述，很显然的是，多种备选、修改和变形对于本领域技术人员是显而易见的。由此，在此阐明的本发明的示例性实施方式是示意性的而并非限制性。可以在不脱离本发明的精神和范围的情况下作出修改。
[0042]在本公开内容中所使用的量词“一个”、“一种”等不排除复数。文中的“第一”、“第二”等仅表示在实施例的描述中出现的先后顺序，以便于区分类似部件。“第一”、“第二”在权利要求书中的出现仅为了便于对权利要求的快速理解而不是为了对其进行限制。权利要求书中的任何附图标记都不应解释为对范围的限制。
【权利要求】
1.一种计时电路,包括: 第一逻辑电路，具有输入端、第一输出端和第二输出端，其输入端接收检测信号，所述第一逻辑电路基于所述检测信号的有效电平和无效电平的切换，在其第一输出端和第二输出端分别提供第一逻辑信号和第二逻辑信号； 第一计数器，具有控制端、第一输出端和第二输出端，其控制端耦接至所述第一逻辑电路的第二输出端以接收所述第二逻辑信号，所述第一计数器基于第二逻辑信号计数，在第一输出端和第二输出端分别提供第一计数信号和第二计数信号，其中所述第一计数信号的计数周期大于所述第二计数信号的计数周期； 锁存器，具有控制端、输入端和输出端，其输入端耦接至所述第一计数器的第一输出端以接收所述第一计数信号，其控制端耦接至所述第一逻辑电路的第一输出端以接收所述第一逻辑信号，所述锁存器基于第一逻辑信号将所述第一计数信号锁存并在其输出端提供第三计数信号；以及 判断逻辑电路，具有第一输入端、第二输入端和输出端，其第一输入端耦接至所述第一计数器的第二输出端以接收所述第二计数信号，其第二输入端耦接至所述锁存器的输出端以接收所述第三计数信号，所述判断逻辑电路比较所述第二计数信号和所述第三计数信号是否相等，其输出端提供计时信号。
2.根据权利要求1所述的计时电路，其中，所述第一逻辑信号和所述第二逻辑信号相等。
3.根据权利要求1所述的计时电路，其中所述检测信号与所述第一逻辑信号相等。
4.根据权利要求1或2或3所述的计时电路，其中，所述锁存器在所述检测信号转换为无效电平后的第一时间将所述第一计数信号锁存并在其输出端提供所述第三计数信号；所述第一计数器在所述检测信号转换为无效电平后的第二时间开始计数，其中所述第二时间大于所述第一时间。
5.根据权利要求1或2或3所述的计时电路，其中，在所述检测信号转换为无效电平后的第一时间和第二时间，所述第一逻辑信号和所述第二逻辑信号分别产生计数锁定状态和计数开始状态，其中所述第二时间大于所述第一时间；所述锁存器在所述计数锁定状态时将所述第一计数信号锁存并在其输出端提供所述第三计数信号；所述第一计数器在所述计数开始状态时开始计时。
6.根据权利要求5所述的计时电路，其中，所述计数锁定状态或者所述计数开始状态包括上升沿、下降沿、高电平或低电平。
7.根据权利要求1所述的计时电路，其中，所述第一逻辑信号或所述第二逻辑信号是尖脉冲信号。
8.根据权利要求1所述的计时电路，其中，所述第一计数器包括N个输出端用以分别提供N位数字计数信号，所述第一计数信号取所述N位数字计数信号的高M位，所述第二计数信号取所述N位数字计数信号的低M位，其中M小于N。
9.根据权利要求8所述的计时电路，其中，N与M之差等于2或者3。
10.根据权利要求8所述的计时电路，其中，所述N位数字计数信号是逐次进位的二进制数据。
11.一种用于照明系统的驱动电路，所述照明系统还包括调光器、整流桥和发光器件，所述整流桥输出半波信号，所述驱动电路包括: 检测电路，具有输入端与输出端，其输入端耦接至所述整流桥以检测所述半波信号，输出端提供检测信号； 补偿电路，具有输入端与输出端，其输入端耦接至所述检测电路输出端，补偿所述检测信号的占空比并在输出端提供检测补偿信号，其中所述补偿电路包括: 权利要求1~10中任意一项记载的计时电路，基于所述检测信号在其输出端提供计时信号；以及计算逻辑电路，具有第一输入端、第二输入端和输出端，其第一输入端接收所述检测信号，其第二输入端耦接至所述计时电路的输出端以接收所述计时信号，其输出端提供所述检测补偿信号；以及 控制电路，基于所述检测补偿信号，控制所述发光器件的电压或者电流。
12.根据权利要求11所述的驱动电路，其中，当所述调光器导通时，所述检测信号为有效电平；当所述调光器关断时，所述检测信号为无效电平。
13.根据权利要求11所述的驱动电路，其中，所述检测信号转换为有效电平时，所述检测补偿信号转换为有效电平；所述检测补偿信号的有效电平持续至所述第二计数信号和所述第三计数信号相等之时。
14.根据权利要求11所述的驱动电路，其中，当所述检测信号的占空比小于第一临界阈值时，所述补偿电路将所述检测信号的占空比增加第一补偿阈值；当所述检测信号的占空比大于所述第一临界阈值时，所述补偿电路将所述检测信号的占空比补偿至高阈值。
15.根据权利要求14所述的驱动电路，其中，所述第一临界阈值为75%，所述第一补偿阈值为25%，所述高阈 值为100%。
【文档编号】H05B37/02GK103813597SQ201410085533
【公开日】2014年5月21日 申请日期:2014年3月10日 优先权日:2014年3月10日
【发明者】冯林, 陈跃东 申请人:成都芯源系统有限公司