嵌入的能量储存器件的制作方法

专利名称：嵌入的能量储存器件的制作方法
技术领域：
本发明涉及在层叠的电器件上形成的能量储存器件，该层叠的电器件包括印刷电路板、芯片和其它制成层的电器件。
背景技术：
通常，如印刷电路板或集成电路芯片之类的层叠电器件或组件占据的体积为电子组装器件的设计中非常有价值的资源。组件的体积决定其上部件的数量、尺寸及布局。此外，随着个人计算机的出现，主要的局限是在实际的器件表面之上部件存在可获得的空间。例如，最小化实际器件上使用的空间，表示最小化连接公共总线的印刷电路板系统使用的体积，由此最大程度地使用了该体积。
电路板上安装的器件所占据的表面积也是非常珍贵的资源。因此，为减少安装的器件使用的表面积，要让设计者使用更多的表面积用于附加的功能器件。具体地说，如果能够重新设计电路板使所有的电储存器件嵌入电路板内，那么设计者可以在该电路板上使用更多的表面积用于附加的功能器件。或者，设计者可以减小整个组装尺寸。
类似地，如果集成电路芯片(IC芯片)能够在组成芯片的各层内嵌入尺寸较小的大功率电储存器件越多，那么更多的芯片容积可用于其它功能性的目的。
典型情况下，在印刷电路板中电路的设计需要某些种类的能量储存器件，例如电容器或电池。设计者通常选择分立部件用做电路中的储存器件。这种分立部件占据了电路板的表面积和板内及板上一定的体积。
在印刷电路板的制造过程中，将准备放置能量储存器件的点空着用于以后的连接。通常，制造商制造的电路板带有孔，孔设置在储存器件的引线将连接的位置。此后，如电池或电容器之类的分立电储存器件放置在电路内，并利用如拧紧或焊接等的二次连接电连接到电路板上。通常，电路连接终止于储存器件的引线将被放置的孔处，当储存器件的引线导入孔内时，即完成了电路通道。
然而，使用分立的电储存器部件有几个缺点。一个主要的缺点是大多数的电储存器部件及它们与电路连接的必需品占据了电路板上宝贵的表面积并占用了电路板内及板上的体积。
对于IC芯片，大的电储存器件是不可行的。首先，通常IC芯片不具有穿过它的表面到达分立器件的任何互连。第二，小容积的芯片无助于大型或中等电储存器件。
通常，特别是电容器需要大的面积和体积，而且往往趋于高出电路板上其它部件之上。即使电路板上较小的电容器也可能是板上最高的部件。电容器由于放置产生设计问题，并且占据了宝贵的电路板表面积和体积。
方程(k x A)/T定义了能量储存器件的电容值，或它能保持的测量出的电荷量。在此方程中，k代表两个相反极性的平板之间材料的介电常数，A为最小平板的面积，T为介电材料的厚度。由此，小体积和面积且不具有高介电常数构成较小的电容值。对于很小的体积和面积，例如在IC芯片中，由于空间的限制以及大多数的IC芯片不能提供到其它分立部件的表面互连的事实，大的储存器件是不可行的。
如果设计特别需要较大的电容器，那么问题进一步扩大。较大的电容器往往需要较大的面积和体积以容纳该分立部件。通常，对于印刷电路板，解决方案是将电容器放在它们能延伸到板外的位置处。
电容需要空间的一个例子可以显示在电容器占据了约30％的电路板空间的电源的情况下。
当分立的储存器件必需互连到电路板内时存在另一问题。通常，制造商必需将所有的部件焊接到与印刷电路板中的电路互连。所述互连为薄弱点，且为印刷电路板封装中许多故障的原因。此互连也是会发生制造错误的点。因此，直接集成到如印刷电路板或IC芯片等的层叠电器件的各层内的能量储存器件非常有价值。
在集成电路芯片中，所包含的空间很小以至于不可能有很大的电容或能量储存。放置任何能量储存器件的唯一的位置是在包含集成电路芯片的基板中。因此这些器件是不能维持如电池或电容器等大的能量储存器。
所需要的是一种能量储存器部件不会占据层叠电器件的表面积和其上的体积的装置。如果可以实现，那么可以释放宝贵的区域用于放置部件并且释放由分立部件使用的体积。此外，在IC芯片的基板中形成的集成的电能储存器件能极大地增强该芯片的功能性。此外，由于集成的电能储存器件省却了一些焊接头，因此需要层叠电器件中的集成的电能储存器件以增强半导体的性能。
发明概述本发明涉及一种能量储存器部件不会占据如IC芯片或印刷电路板之类层叠电器件的表面积和其上的体积的装置。本发明用于减小如IC芯片或印刷电路板等层叠电器件内电能储存器件使用的体积。
在一优选实施例中，层叠电器件的制造商将能量储存器件嵌入组成层叠电器件的各层中。高能存储电介质夹在两个导电层之间，并被完全包含在层叠电器件内。高存储电介质周围的至少一个导电层被蚀刻或制成确定能量储存器件的值所需要的参数。制造商根据半导体器件工艺、集成电路制造技术、或印刷电路板技术中已有的工艺蚀刻或形成该导电层。
在一优选实施例中，制造商用一些层或基板组成该层叠电器件。该层叠电器件在它的组件中包含夹有高能储存容量的电介质的一对导电层。形成第一导电层以提供适当形状和尺寸的平板用于如电池或电容器之类的电存储器件。
在另一实施例中，第二导电层保持不变。这里，由两个导电层和介电层限定的所有能量储存器件需要的电压电平与第二导电层限定的引线的电压电平类似。
在另一实施例中，第二导电层中的区域相互电绝缘。这可用于形成由两个导电层和介电层限定的每个能量储存器件独立的各引线。设计者可以形成由独立的各引线到每个能量储存器件的几个不同电压的适当连接。
在又一实施例中，一个导电层还可以用做层叠电器件的热沉(thermal heat sink)。
该电介质应具有至少50的介电常数，优选至少100的介电常数。
由此，设计者或制造商可以形成在芯片或电路板内的高能储存电容器和电池。此内部制造可减少成为许多制造缺陷根源的互连。高容量的电介质也使层叠电器件内部的较高容量电容器和电池成为可能，由此可释放层叠电器件上和其内有价值的区域和体积。


图1为集成电路芯片的剖视图。
图2为集成电路芯片的各层之间的电连接的剖视图。
图3为组成本发明的集成电路芯片的各层的剖视图。
图4为根据本发明的集成电路芯片上电储存器件的剖视图。
图4a为典型的电能储存器件的剖视图。
图5为根据本发明形成的导电板的底部平面剖视图。
图6为集成电路芯片上本发明的一个实施例的侧面剖视图。
图7为集成电路芯片上本发明的另一实施例的剖视图。
图8为集成电路芯片上本发明的又一实施例的剖视图。
图9为空白印刷电路板的剖视图。
图10为空白双面印刷电路板的剖视图。
图11为印刷电路板的剖视图，示出了通孔及其结构。
图12为多层印刷电路板的剖视图。
图13为本发明的一个实施例的剖视图，示出了印刷电路板中的结构。
图13a为本发明另一个实施例的电组件的底视图，示出了两个电能储存器件板的布局和介电材料成形层的虚影。
图13b为表示介电层和由导电体组成的普通热沉的俯视图。
图14为本发明另一实施例的剖视图，示出了具有多个引线和电压的印刷电路板中的结构。
发明详述本发明描述一种将能量储存器件集成到如IC芯片或印刷电路板等的层叠电器件内而不需要二次互连的装置。由此，能量储存器件不再是需要与层叠电器件分开形成并在以后的制造阶段添加的分立器件。取而代之，制造商将能量储存器件形成为层叠电器件的组成部分。其次，能量储存器件占据层叠电器件表面上很小的区域和很小的体积。
如图1所示，集成电路芯片90由导电层10、非导电层20以及半导体30材料层制成。通过在基板中形成称做“通孔”的通道200在芯片中形成电路，如图2所示。可以使用机械腐蚀、x射线平版印刷术或本领域中公知的许多其它工艺开出这些通道。敷设的电导体薄膜210将通孔电连接到其它层。此外，为了增大使用的体积，以层的形式形成许多层叠的电器件并粘结在一起形成最终的产品。
由于在芯片中使用的材料的有限体积和大多数材料的低介电常数，所以如电容器等所有的能量储存器件并不具有高能量储存能力。因此，由于面积和体积的限制，设计具有能够储存大量能量的能量储存器件的层叠电器件是不可行的。此外，与具有用于分立器件的外部连接的印刷电路板一样，在大多数的集成电路芯片中，没有能量储存器件能位于其上。这是由于集成电路芯片通常不允许互连处于芯片表面上。
在如图3所示的本发明实施例中，集成电路芯片90含有附加的基板40、50和60。这些基板包括夹在两个导电的基板40和60之间的高储存容量的介电材料50。
参考图4，要在层叠组件中形成如电容器70之类的能量储存器件，仅需要计算出所需要的合适的电容值。对于给定的介电材料以及具有已知厚度的材料，仅需要计算出导电基板40的面积以限定并形成对应于需要的能量储存或电容的导电板100。
典型的电容器结构表示在图4a中，包括夹有介电层450的两个导电板460和440。导电层460和440连接到电压410和460。应该指出，图4中的电容器70可具有这种结构。如果电压施加到层10上，并且电压施加到层60上，那么施加到整个电容器结构。还应该指出，也可以容易地将此相同的层叠结构应用来实现电池。
为根据本发明制造能量储存器件，设计者或制造商确定了电储存器件70将位于的正确点，且导电板100与基板40的其余部分电绝缘，如图4和5所示。然后由“通孔”200将基板40电连接到基板10上。这就使用基板40、50和60形成了嵌入层叠电器件内的电容器，如图5所示。
图6和7示出了形成本发明的另一实施例。基板40首先形成在基板20上，通过常规的芯片制造技术改变为合适的尺寸、形状和位置，并准备粘结到由介电材料50和导电层60组成的晶片80上。专业人员可以通过现有技术中任何已知的方式实现。在图7所示本发明的一个实施例中，预先形成基板60使基板60上的每个电隔离区60a和60b能连接不同的电压。此外，如图6所示，不需要改变基板60。这里将每个电容器或其它能量储存器件通过基板60连接到相同的电压电平。
或者，如图8所示，可以将基板40、50和60形成一个单元。然后改变基板40和60为合适的尺寸、形状和位置，然后通过常规的集成电路芯片制造技术将它们粘结到芯片90上。应该指出，不需要腐蚀层40和60到介电层50。可以在介电层50上以合适的尺寸、形状、位置和面积组成这些层。将子部分500和510粘结在一起之后，如上所述，“通孔”200将形成导电基板10和40之间的电连接。应该指出在粘结之前制成通孔200。然后将电储存器件连接到其余的电路。
在另一实施例中，可以通过常规的芯片制造技术减小图7中介电材料50的厚度，由此增加所得电容器的电容值。
至关重要的是介电材料50的介电常数应尽可能地高以减小导电体需要的面积。介电材料应具有至少50的介电常数，优选至少100以上。具有所述高储存容量之所以重要有两个原因。首先，可以用层叠电器件中最小量的面积和使用体积形成小和中等尺寸的能量储存器件。其次，对于较高级别的能量储存器件，采用有关集成电路芯片的现有材料直到现在仍不能实现，因此需要较高的电储存容量。容易获得具有较高介电常数成分的较高电储存容量。介电常数越高，给定的导电板100将储存越多的能量和电容。因此用高介电常数材料50可以得到更多的电能。
在本发明中使用的优选的介电材料包括在1997年8月提出的U.S.专利申请No.08/911,716中可以找到，题目为SEMICONDUCTORSUPERCAPACITOR SYSTEM AND METHOD FOR MAKINGSAME，在这里作为参考引入。特别优选分子式为Ba(a)Ti(b)O(c)的薄膜，其中a和b分别在0.75和1.25之间，c在约2.5和约5.0之间。
在本发明中可以使用的另一介电材料50为分子式为M(d)Ba(a)Ti(b)O(c)的薄膜，其中“M”是Au、Cu、Ni(3)Al、Ru或InSn，其中a和b分别在0.75和1.25之间，c为约2.5到约5.0之间，d约0.01到0.25。
导电基板40和60可以为如铜或银等的导电体。由于铜所具有的热和电特性，优选的实施例选择铜作为导电体。
可以采用几种薄膜淀积技术将以上指定的电介质淀积在导电基板上，例如溶胶凝胶工艺、溅射、或化学汽相技术。
本发明的另一实施例中，在印刷电路板的制造中可以使用相同的技术。印刷电路板通常与集成电路芯片具有相同的基板，但各层有不同的组成以用于不同的目的。如图9所示，印刷电路板150含有覆盖在如玻璃纤维之类不导电层120上的如铜等导电材料110的顶层。要制成电路图形，将光致抗蚀剂图形丝网印刷到导电层110上，并用酸洗印刷电路板150。这就去掉了除由丝网印刷的光致抗蚀剂图形保护的部分之外的所有导电材料110。应该指出板150在底部可以包含第二层导电材料160，如图10所示，此时制造电路图形的工艺相同。
因此，电路板150具有如11中画出的结构，导电材料110覆盖在基板120的某些位置。在此电路板中钻出板孔130用于各种分立电元件，例如集成电路芯片、电阻器和电容器。然后用导电材料140的线孔130制成印刷电路板的“通孔”。这样可以确保放置在板上孔中的分立器件和由板150表面上的导电材料限定的腐蚀出的电路图形之间的电接触。该技术也可以用于连接由非导电层120分开的两个导电层110。
可以将几层粘结在一起，例如通过制成从顶板到第二层的“通孔”，构成从一级到另一级的电接触。由此，可以形成多层电路，如图12中的多层板240所示，导电层110a，110b和110c、“通孔”200a和200b以及非导电层120a和120b。
在本发明与电路板有关的实施例中，丝网印刷的光致抗蚀剂被覆盖在以用于具有给定介电常数和电介质厚度的电容的电容器的形状、面积和位置的电路板的导电层110上。
图13表示具有将层110连接到导电层250上的通孔200的导电层110和非导电层120。腐蚀或形成导电层250以形成电能储存器件所需要的面积和形状。包括介电材料层170及其下面的导电材料180的晶片410在成形的导电层250处粘结到晶片400上，由此形成限制在所得电路板内的电储存器件。
参见图13a，双面电路组件490的底部导电层已被腐蚀而制成导电板500和510。非导电的电路板层520环绕导电板500和510。虚影530表示电路板490上介电材料层540将接触电路板490的区域。注意该区域包括导电板500和510。
图13b表示将被安装到组件490上的另一层叠组件540。该组件由具有将放置其上的薄膜介电材料560的区域的铜散热器550组成。当安装到组件490上时，导电板500和510与电介质体积540以及铜散热器550一起形成一对电容器。
应该指出，可以使用本领域中已公知的常规方法将导电板500和510连接到组件490的反面的电路上，例如以前已介绍的“通孔”。
应该指出，可以单独地形成导电层180，以便可以将不同的部件连接到不同的电压，如图14所示。
图14表示连接到两个可能不同的电压，并且分别通过导电层110a和110b连接到两个不同电输入的导电层180a和导电层180b。
或者，如图13所示，不需要改变导电层180，由此提供了在导电层110和介电层170之外形成的所有电储存部件的公共电压。
使用包括介电材料层170的适当高介电常数的材料，可以制成在印刷电路板内的能量储存器件。这极大地降低了互连失效的危险，并且节约了电路板的表面上宝贵的面积和体积，可用于更多的分立部件，例如芯片和电阻器等。本发明也可以用于减少层叠电器件的面积和体积。
在如图13所示的优选实施例中，所得电路板具有也用作散热器的导电层180。由此，散热器和导电层变为如地的类似电压电平，用于由介电层170和导电层110制成的部件。然后利用散热器实现双重功能，由此增加了电路板的空间效率。
在本发明的另一实施例中，内部的层叠导电板和电介质包括一个电池。当外部电源断开时，由导电板和高储存容量电介质制成的嵌入电池，可提供仅包含在集成电路芯片或印刷电路板内的备份电源。
应该指出在所有的实施例中，能量储存器件将作为所得层叠电器件的组成部分存在。当为电路板时，最终的层叠电器件将作为电储存器件的导电层的表面的一部分。此时，储存器件将部分地嵌入该层叠电器件中。在其它实施例中，电储存器件完全地嵌入最终的层叠电器件内。
可以对这里介绍的性质、组成、各种元件的操作和布局、步骤和工序进行各种修改，而不脱离由下面的权利要求书限定的本发明的精神和范围。
权利要求
1.一种用于层叠电器件的能量储存器件，其中该层叠电器件具有一上外表面和一下外表面，该能量储存器件包括一介电材料；以及第一和第二电储存导电层，其中该介电材料位于第一和第二电储存导电层之间；由此介电材料存在于层叠电器件的上外表面和下外表面之间。
2.根据权利要求1的能量储存器件，其中该层叠电器件为电路板。
3.根据权利要求1的能量储存器件，其中该电路板进一步包括电连接到电储存导电层之一上的至少一个电路导电层。
4.根据权利要求3的能量储存器件，其中该电路导电层包括该电路板的至少部分上或下外表面。
5.根据权利要求3的能量储存器件，其中该电路导电层被包含在该电路板的上和下外表面内。
6.根据权利要求1的能量储存器件，其中该介电材料具有至少50的介电常数。
7.根据权利要求1的能量储存器件，其中该介电材料的分子式为Ba(a)Ti(b)O(c)，其中a和b分别在0.75和1.25之间，c在约2.5和约5.0之间。
8.根据权利要求1的能量储存器件，其中该介电材料的分子式为M(d)Ba(a)Ti(b)O(c)，其中“M”是Au、Cu、Ni(3)Al、Ru或InSn，其中a和b分别在0.75和1.25之间，c为约2.5到约5.0之间。
9.根据权利要求1的能量储存器件，其中第一或第二电储存导电层也是热沉。
10.根据权利要求1的能量储存器件，其中该能量储存器件为电容器。
11.根据权利要求1的能量储存器件，其中该能量储存器件为电池。
12.根据权利要求11的能量储存器件，其中该电池为备用电池。
13.根据权利要求1的能量储存器件，其中该层叠电器件为集成电路芯片。
14.根据权利要求13的能量储存器件，其中该集成电路芯片进一步包括电连接到电储存导电层之一上的至少一个电路导电层。
15.根据权利要求13的能量储存器件，其中该电路导电层被包含在该集成电路芯片的上和下外表面内。
16.根据权利要求13的能量储存器件，其中该介电材料具有至少50的介电常数。
17.根据权利要求13的能量储存器件，其中该介电材料的分子式为Ba(a)Ti(b)O(c)，其中a和b分别在0.75和1.25之间，c在约2.5和约5.0之间。
18.根据权利要求13的能量储存器件，其中该介电材料的分子式为M(d)Ba(a)Ti(b)O(c)，其中“M”是Au、Cu、Ni(3)Al、Ru或InSn，其中a和b分别在0.75和1.25之间，c为约2.5到约5.0之间。
19.根据权利要求13的能量储存器件，其中两个电储存导电层中的一个也是热沉。
20.根据权利要求13的能量储存器件，其中该能量储存器件为电容器。
21.根据权利要求13的能量储存器件，其中该能量储存器件为电池。
22.根据权利要求21的能量储存器件，其中该能量储存器件为备用电池。
23.一种电路板，包括一上外表面和一下外表面；至少一个能量储存器件，其包括一介电材料；以及第一和第二电储存导电层，其中该介电材料位于第一和第二电储存导电层之间；由此能量储存器件至少部分嵌入该电路板的上外表面和下外表面之间。
24.根据权利要求23的电路板，其中该介电材料具有至少50的介电常数。
25.根据权利要求23的电路板，其中该介电材料具有至少100的介电常数。
26.根据权利要求23的电路板，其中该电路板进一步包括至少一个电路导电层，该电路导电层位于能量储存器件之外。
27.根据权利要求26的电路板，其中至少一个导电层电连接到电路导电层上。
28.根据权利要求26的电路板，其中电路导电层包括两外部表面之一的至少一部分。
29.根据权利要求23的电路板，其中该介电材料的分子式为Ba(a)Ti(b)O(c)，其中a和b分别在0.75和1.25之间，c在约2.5和约5.0之间。
30.根据权利要求23的电路板，其中该介电材料的分子式为M(d)Ba(a)Ti(b)O(c)，其中“M”是Au、Cu、Ni(3)Al、Ru或InSn，其中a和b分别在0.75和1.25之间，c为约2.5到约5.0之间。
31.根据权利要求23的电路板，其中第二电储存导电层也是热沉。
32.根据权利要求23的电路板，其中第二导电层为至少部分嵌入电路板内的电储存器件所共有。
33.根据权利要求23的电路板，其中第二导电层形成有多于一个的电绝缘区，由此至少部分嵌入电路板内的不同的电储存器件可以连接到不同的电压。
34.根据权利要求23的电路板，其中该能量储存器件为电容器。
35.根据权利要求23的电路板，其中该能量储存器件为电池。
36.根据权利要求35的电路板，其中该电池为备用电池。
37.一种集成电路芯片包括一上外表面和一下外表面；至少一个能量储存器件，其包括一介电材料；以及第一和第二电储存导电层，其中该介电材料位于第一和第二电储存导电层之间；由此能量储存器件被嵌入该集成电路芯片的上外表面和下外表面之间。
38.根据权利要求37的集成电路芯片，其中该集成电路芯片进一步包括至少一个电路导电层，该电路导电层位于能量储存器件之外。
39.根据权利要求38的集成电路芯片，其中至少一个导电层电连接到电路导电层上。
40.根据权利要求37的集成电路芯片，其中该介电材料具有至少50的介电常数。
41.根据权利要求37的集成电路芯片，其中该介电材料具有至少100的介电常数。
42.根据权利要求37的集成电路芯片，其中该介电材料的分子式为Ba(a)Ti(b)O(c)，其中a和b分别在0.75和1.25之间，c在约2.5和约5.0之间。
43.根据权利要求37的电路芯片，其中该介电材料的分子式为M(d)Ba(a)Ti(b)O(c)，其中“M”是Au、Cu、Ni(3)Al、Ru或InSn，其中a和b分别在0.75和1.25之间，c为约2.5到约5.0之间。
44.根据权利要求37的集成电路芯片，其中第二电储存导电层也是热沉。
45.根据权利要求37的集成电路芯片，其中第二导电层为所有嵌入集成电路芯片内的电储存器件所共有。
46.根据权利要求37的集成电路芯片，其中第二导电层形成有多于一个的电绝缘区，由此嵌入在集成电路芯片内的不同电储存器件可以连接到不同的电压。
47.根据权利要求37的集成电路芯片，其中该能量储存器件为电容器。
48.根据权利要求37的集成电路芯片，其中该能量储存器件为电池。
49.根据权利要求48的集成电路芯片，其中该电池为备用电池。
全文摘要
本发明涉及嵌入如印刷电路板或IC芯片等的层叠电器件内的电储存器件。层叠电器件包括外表面。电能量储存器件被部分或全部地嵌入层叠电器件内。此电能量储存器件包括夹有高容量电介质的至少两个导电层,并连接到层叠电器件上的其它电路。
文档编号H05K1/16GK1333995SQ99803447
公开日2002年1月30日 申请日期1999年1月27日 优先权日1998年1月29日
发明者唐纳德·T·斯塔菲尔 申请人:埃内格纽斯公司