。差分闭环采样系统电路置于诊疗桌内，其中的信号处理单元用于接收处理脉诊阵列传感器的信号，并将处理好的电信号传送到计算机上位机上，上位机将获取的数据发送到中医脉诊云存储和云处理平台，利用云计算进行后期病症匹配和治疗方案的选取。
[0090]脉诊阵列传感器可以采用柔性材料传感器阵列，其中优选采用PVDF传感器阵列。如图3A、3B所示，脉诊阵列传感器根据寸上、寸、关、尺、尺下诊断金标准设计传感器阵列位置，因为患者脉搏位置通常偏离健康人脉搏所在位置，所以，本发明采用在寸上、寸、关、尺、尺下覆盖一个多点的阵列传感器，以便于将所有可能位置的脉搏信号都检测到。本发明的阵列传感器采用正面25点结构，或者正面24点+离散I点结构(离散I点在图中未标注，通过柔性导线接出，可以根据操作人员需要而确定位置)，其中正面25点结构依据寸上、寸、关、尺、尺下，建立5 X 5的25点阵列，其排列方式有效地将寸上、寸、关、尺、尺下大面积覆盖;上述点阵阵列中，可以将所有点阵设成等间距，也可以根据寸关尺不同流派要求而设成不等间距。正面24点+离散I点结构在寸上、寸、关、尺、尺下的思想指导下，改为3X8的排列方式，增加了寸上、寸、关、尺、尺下的横向长度，缩短了其纵向长度，适用于对某一细长区域进行精密采集;其离散I点结构游离于正面24点结构，用于检测反关脉这种特殊情况。
[0091 ]经过试验证实，上述两种脉诊阵列传感器中，点行间距为传感器点列间距的1.5倍至3倍效果较好。
[0092]作为一个优选实施例，差分闭环采样电路包括25路PVDF压力传感器、25路前置差分电荷放大电路、25路4阶巴特沃斯低通滤波器、25路加法器、25路模数转换、25路跟随器、25路数模转换电位基准调整电路、数模转换片选电路、模数转换片选电路和微处理控制单
J L ο
[0093]在具体实施中，实际电路按3个8路和I个一路4组信号通路实现差分闭环采样功能，由于25路功能结构相同，只针对一组信号通路进行功能描述。
[0094]PVDF压力传感器的输出与前置差分电荷放大电路的输入端相连，前置差分电荷放大电路的输出端与4阶巴特沃斯低通滤波器输入端相连。
[0095]PVDF压力传感器把脉搏波压力转化为电荷量传递给前置差分电荷放大电路，前置差分电荷放大电路将PVDF压力传感器产生的电荷量进一步转化为电压量，并做差分放大，其中差分放大功能能够有效地消除一部分共模信号噪声。4阶巴特沃斯低通滤波器在通带和阻带内都比较平滑，以24db/倍频的斜率有效地将30Hz以上的信号幅度衰减，使脉搏波信号清晰地分离出来。
[0096]在一个优选实施例中，如图11所示，一组前置差分电荷放大电路包括高输入阻抗运算放大器U3(阻抗范围为大于等于112欧姆)，高精度、零漂移、低噪声轨至轨输出运算放大器1]28，电阻1?1、1?2、1?5、1?6、1?15、1?18、1?19，电容(:1丄2、06、(:12，插头11、12。11的2端与6仰相连，U3A的反相输入端与Jl的I端、Cl的一端、Rl的一端相连，U3A的输出端与Cl的另一端、Rl的另一端相连，U3A的同相输入端与R6的一端、U3B的同相输入端相连，R6的另一端与GND相连。U3B的反相输入端与J2的I端、C12的一端、R19的一端相连，U3B的输出端与C12的另一端、R19的另一端，R15的一端相连，J2的2端与GND相连。U2B的反相输入端与R2的一端、R5的一端相连，U2B的输出端与R2的另一端相连，U2B的同相输入端与R15的另一端、R18的一端相连，R18的另一端与GND相连。U3A的4端与-5V、C2—端相连，C2的另一端与GND相连，U3A的8端与+5V、C6—端相连，C6的另一端与GND相连，U2B的11端与-5V、C3—端相连，C3的另一端与GND相连，U2B的4端与+5V、C8—端相连，C8的另一端与GND相连。
[0097]其中1]3、(:1、1?1、11和(:12、1?19、12、1?6组成两个前置电荷放大器，用于将?￥0?极化电荷转换成电压，C1、C12电容与PVDF电容成比例，Rl、R19决定了运放反馈程度和输出幅值灵敏度。R5、Rl 5、R2、Rl 6、U2B组成减法器，对两个电荷放大器输出值做减法。
[0098]25路4阶巴特沃斯低通滤波器中的8路低通滤波器的输出与8路加法器的输入相连接，8路加法器的输出与8路并行输入16位模数转换的数据信号输入端相连。
[0099]在一个优选实施例中，4阶巴特沃斯低通滤波器包括高精度、零漂移、低噪声轨至轨输出运算放大器的1]2(:和1]20、1?7、1?8、1?12、1?16、1?9、1?10、1?17、1?13工4、(:10、(:11、05。1?7—端与U2B相连，R7的另一端与R8的一端ClO的一端相连，U2C的同相输入端与R8的另一端，C4的一端相连，C4另一端与GND相连，U2C的反向输入端与R12的一端、R16的一端相连，R16的另一端与GND相连，U2C的输出端与R12的另一端、ClO的另一端相连，R9—端与U2C相连，R9的另一端与RlO的一端Cl I的一端相连，U2D的同相输入端与RlO的另一端，C5的一端相连，C5另一端与GND相连，U2D的反向输入端与R13的一端、R17的一端相连，R17的另一端与GND相连，U2D的输出端与Rl3的另一端、Cl I的另一端相连。
[0100]其中1?7、1?8、1?12、1?16、04、(:10和1?9、1?10、1?13、1?17工5、(:11细成两个二阶低通滤波器，通过改变R12、R16、R13、R17组成四阶巴特沃斯低通滤波器。R7、R8、C4、C10和R9、R10、C5、
Cl I决定滤波器截止频率。
[0101]8路加法器有两个输入端，一个输入端为经过4阶巴特沃斯低通滤波器的脉搏波信号，另一输入端是8路并行输入16位数模转换电位基准调整电路输出端提供的模拟电压，该电压用来校正各PVDF压力传感器以及加工工艺造成的系统误差。8路加法器将两路电压输入信号叠加和放大后输入给8路并行输入16位模数转换，8路并行输入16位模数转换将模拟电压转换为相应的数字信号。
[0102]在一个优选实施例中，8路加法器的其中一路包括高精度、零漂移、低噪声轨至轨输出运算放大器的1]2六、1?3、1?4、1?11、1?14。1?11的一端与1]20相连，1]24的同相输入端与1?11的另一端、R4的一端、R3的一端相连，U2A的输出端与R4的另一端相连，U2A的反向输入端与R14的一端相连，R14的另一端与GND相连。
[0103]加法器主要将滤波过的信号与跟随器输出的信号相加。
[0104]跟随器包括高精度、零漂移、低噪声轨至轨输出运算放大器U4AW4A的反相输入端与U4A输出端相连，U4A的同相输入端与8路并行输入16位数模转换电位基准调整电路的其中一个输出相连，U4A输出端与R3的另一端相连，其主要功能为隔离前后阻抗。
[0105]8路并行输入16位模数转换的控制及数据信号端与微处理控制单元针对8路并行输入16位模数转换的控制及数据信号端相连，微处理控制单元的部分控制输出端与数模转换片选电路的输入端相连，数模转换片选电路的控制输出端分别连接3组8路并行输入16位模数转换的芯片选通输入端。
[0106]微处理控制单元与8路并行输入16位数模转换电位基准调整电路，8路并行输入16位模数转换电路数据信号交换采用总线技术(图10-14中例如采用粗黑线表示)。微处理控制单元与数模转换片选电路，模数转换片选电路控制信号交换采用总线技术。该技术方便同类多模块扩展。
[0107]在一个优选实施例中，如图12所示，8路并行输入16位模数转换电路包括多通道正负输入模数转换器U5，3-8线译码器U7，滤波电容C13、C14、C15、C16、C17，去耦电容C18、C19、〇20丄21，滤波电容022、023、024、025、026，电阻1?20、1?21、1?22、1?24、1?25、1?26，接线端了4、了3、了6、北，跳线排洲1。
[0108]C18—端与U5的输入端43相连，C18另一端与U5的输入端46和模拟地相连，C19 一端与U5的输入端50相连，C19另一端与U5的输入端53和模拟地相连，C20—端与U5的输入端63相连，C18另一端与U5的输入端60和模拟地相连，C21—端与U5的输入端6相连，C18另一端与U5的输入端3和模拟地相连，U5的输入36端与R24的一端相连，R24的另一端与模拟地相连，R25—端与HVDD和C23的一端相连，R25另一端与U5的模拟正电源48端和C24的一端相连，C23的另一端与模拟地相连，C24的另一端与模拟地相连。R26—端与HVSS和C22的一端相连，R26另一端与U5的模拟负电源I端和C25的一端相连，C22的另一端与模拟地相连，C25的另一端与模拟地相连。C26的一端与U5的输出端56端相连，C26的另一端与U5的输入端55端和模拟地相连。U5的模拟地5端、15端、44端、51端、58端、62端与模拟地相连，U5的数字地24端、输入端34端、41端、8端与数字地相连，模拟地与数字地相连。
[0109]U5的33端与J6的I端相连，U5的32端与J6的2端相连，U5的31端与J6的3端相连，U5的30端与邳的4端相连，U5的29端与J6的5端相连，U5的28端与J6的6端相连，U5的27端与J6的7端相连，U5的26端与J6的8端相连，U5的23端与J6的9端相连，U5的22端与J6的10端相连，U5的21端与J6的11端相连，U5的20端与J6的12端相连，U5的19端与J6的13端相连，U5的18端与J6的14端相连，U5的17端与J6的15端相连，U5的16端与J6的16端相连。
[0110]U5的输入端10端与R22的一端和J4的一端，R22的另一端与数字地相连，J4的另一端与1VDD相连。U5的9端与1VDD相连，U5的输入端37端与J3的I端相连，U5的输入端38端与J3的2端相连，U5的输入端39端与J3的3端相连，U5的输入端40端与J3的4端相连，U5的输出端35端与J3的6端相连，U5的12端与J3的5端和R21的一端相连，R21的另一端与1VDD相连，U5的接口电源25端与1VDD相连，U5的输入13端与SWl的I端、2端、3端、4端、5端、6端、7端、8端相连，SWl的16端与U7的15端相连，SWl的15端与U7的14端相连，SWl的14端与U7的13端相连，SWl的13端与U7的12端相连，SWl的12端与U7的11端相连，SWl的11端与U7的10端相连，SWl的10端与U7的9端相连，SWl的9端与U7的7端相连。U5的输入端2、7、42、47、49、54、59、64与八路加法器的输出端相连。
[0111]其中8路并行输入16位模数转换包括多通道正负输入模数转换器U5，译码器U7，滤波电容(:13、(:14、(:15、(:16、(:17，去耦电容(:18、(:19、020、021，滤波电容022、023、024、025、〇26，电阻1?20、1?21、1?22、1?24、1?25、1?26，接线端了4、了3、了6、了8、5￥1。电阻1?20、1?21、1?22、1?24与1]5的8、9、34、41端设置ADC U5芯片工作在并行输出传输的硬件模式。J3作为8路并行输入16位模数转换模块的状态控制总线端口，可以进行同种模块扩展。J3的1-6端为ADC的输入通道及读状态控制端，J3的7-10端，为该组ADC芯片选通端口。J3的7-10端通过3-8线译码器U7分配出8个选通地址，跳线排S