补偿降压调节器中的等效串联电感(esl)影响的电路和方法
【专利说明】补偿降压调节器中的等效串联电感(ESL)影响的电路和方法
[0001] 相关申请的交叉引用
[0002] 本申请要求2014年10月2日提交的美国申请第14/504,912号的优先权，该美国申 请又要求2013年10月8日提交的美国临时申请第61/888,338号的优先权，这两个申请的全 部内容出于所有目的通过整体引用合并于此。
【背景技术】
[0003] 除非另外指出，否则以上内容并不被认为是本文中所限定的权利要求的现有技 术，并且也不应当这样理解。
[0004] 现代微处理器和相关数字电子器件仍然需要能够支持快速瞬态加载的电源。基于 以脉冲宽度调制(PWM)模式操作的变换器的电源是通用的设计选择。
[0005] 快速瞬态降压调节器例如可以被设计成响应于纳秒内的毫伏变化。如果降压调节 器中的调制器部件被设计成快速响应，则有效的调制块(例如比较器、非常快速的误差放大 器等)可以响应于由于输出电容器的寄生串联电感(其有时称为等效串联电感(ESL))而产 生的扰动。虽然任何降压调节器设计的输出电容器中存在电容器ESL，然而低频设计通常不 易受到电容器ESL的这一伪差(artifact)的影响。影响在被设计用于高速操作的降压调节 器中变得非常明显。
[0006] 由于电容器ESL产生的扰动本身表现为在驱动降压调节器的功率晶体管的开关的 标准已调制开关波形上叠加的多个脉冲。所得到的系统电平降低包括由于增加的开关损失 而广生的差的功率效率以及差的噪声性能。
[0007] 参考图6,说明了降压变换器的输出部分，以示出电容器ESL。电容器通常也用等效 串联电阻(ESR)来建模。出于本讨论的目的，可以省略ESR以简化讨论而不牺牲技术准确性。 初级降压电感器L与电容器ESL之间形成有电感器分压器。每当连接功率晶体管的开关节点 在最小和最大电压(例如接地电势和V dd)之间转变时，在开关节点处看到的电压摆动Vsw将 以初级电感器L和电容器ESL的电感之比被分压。开关节点处的每个转变(步骤)在输出电压 节点处产生幅度为几毫伏的对应转变。电感器电流基于定律
改变斜率。由于电容 器ESL与初级电感器L传导相同的AC (交流）电流，所以电容器ESL的
与初级电感器相同。 因此，输出节点处的ESL生成的转变的幅度可以表示为：
[0009] 其中ESL和L为电容器ESL和初级电感器的相应电感值。
[0010] 作为负反馈被反馈到开关控制器中的输出节点处的ESL转变可以跨越用于生成开 关电压的参考信号。图6中的波形1和2表示慢响应调节器的波形，其中响应时间大于ESL转 变。
[0011] 通过比较，在足够快以响应于Vesl的快速响应调节器中，ESL生成的负反馈可以导 致开关电压的振荡，因为电路尝试补偿转变。振荡继续直到参考信号电平上升到输出节点 中的ESL生成的伪差的电平以上。这一影响可以用图6中的波形3和4表示。
【附图说明】
[0012]关于下面的讨论以及特别关于附图，强调所示出的特例出于说明性讨论的目的而 表示示例，并且为了提供本公开的原理和概念方面的描述而被提出。在这点上，没有尝试示 出本公开的基本理解所不需要的实现细节。下面的讨论结合附图使得本领域技术人员很清 楚如何能够实践根据本公开的实施例。在附图中：
[0013]图1示出根据本公开的电路的框级图。
[0014]图2和图2A表示根据本公开的说明性电路实施例。
[0015]图3和图3A表示根据本公开的电平移位器的说明性实施例。
[0016] 图3B图示具有单个移位电路的电平移位器的示例；
[0017] 图4A和图4B图示开关电压调节器的输出电容器中的电容ESL的影响。
[0018]图5图示图2和图2A中所示的电路实施例的操作。
[0019] 图6图示开关电压调节器的输出电容器中的电容ESL的影响。
【具体实施方式】
[0020] 在下面的描述中，出于解释的目的，给出大量示例和具体细节以便提供对本公开 的透彻理解。然而，本领域技术人员应当清楚，权利要求中表达的本公开可以单独地或者结 合下面描述的其他特征包括这些示例中的特征中的一些或全部特征，并且还可以包括本文 中所描述的特征和概念的修改和等同方案。
[0021] 图1示出根据本公开的电压调节器电路100的框图。电路100可以调节输入电压(例 如Vdd)以在输出端子114处产生输出电压Vout。在一些实施例中，电路100可以包括可操作用 于生成参考信号的参考生成器102。参考生成器102可以包括接收时钟信号112和参考电压 Vref的输入。电路100还可以包括可操作用于生成脉冲波形的脉冲宽度调制器(PWM)模块 104,脉冲波形可以用作驱动开关模块106的驱动信号。在一些实施例中，电路100还可以包 括初级电感器L和输出电容器C。
[0022] 电路100可以包括从电路100的输出端子114到PffM模块104以闭合回路从而调节输 出端子处的电压的负反馈路径。根据本公开，PWM模块104的输出可以作为负反馈被提供给 参考生成器102,以抵消与初级电感器L交互的输出电容器C中的电容器ESL的影响而稳定输 出电压V? t。本公开的这一方面将在下面更详细地讨论。
[0023] 图2示出根据本公开的一些实施例的电路100的细节。参考生成器102可以包括具 有接收时钟信号112和参考电压Vref的输入的调制器电路202。在实施例中，调制器电路202 可以使用时钟信号112和参考电压V ref生成经调制的信号212。例如，调制器电路202可以包 括由时钟信号112驱动产生三角波的三角波生成器(未示出）。参考电压V ref可以通过三角波 被调制以产生经调制的信号212。在一些实施例中，调制器电路202可以使用锯齿波生成器 而非三角波生成器。更一般地，调制器电路202可以使用任意合适的斜波生成器代替三角波 生成器。
[0024]电路100可以包括具有连接到比较器206的输出216的输入的电平移位器204。电平 移位器204的输出204a可以在节点214处耦合到调制器电路202的输出或者与其组合。根据 本公开，电平移位器204可以可操作用于在经调制的信号212中包括或者以其他方式叠加电 压偏移，从而生成经电平移位的经调制的信号（参考信号）212a。参考信号212a然后可以被 耦合到比较器206。
[0025] 在一些实施例中，图1中的P丽模块104可以包括图2所示的比较器206。比较器206 可以包括非反相输入和反相输入。参考信号212a可以耦合到比较器206的非反相输入。输出 端子可以连接到比较器206的反相输入，从而直接从输出端子114提供负反馈。比较器206的 输出216可以输出脉冲波形(PffM信号），脉冲波形可以用作用于驱动开关晶体管Tl和T2的驱 动信号。在一些实施例中，Tl开关晶体管可以是PMOS FET器件，T2开关晶体管可以是匪OS FET器件。
[0026] 在一些实施例中，图1中的开关模块106可以包括如图2所示的极限控制器208和栅 极驱动器模块210。比较器输出216可以连接到极限控制器208。极限控制器208可以作为状 态机来操作，其检测电流极限事件或过零事件。如果没有检测到电流极限事件或者过零事 件，则极限控制器208可以向栅极驱动器210传递由比较器206生成的驱动信号。极限控制器 208可以修剪驱动信号以在电流极限事件的情况下修改Tl开关晶体管的栅极驱动。在过零 事件的情