或被控机(被主控器寻址的器件)，可以是发送器(在总线1:发送信息的器件)或接收器(从总线上接收治息的器件)I2 C总线上的器件，根据它的不同工作状态，可分为主控发送器、主控接收器、被控发送器、被控接收器。当多个主控器同时企发明控制总线而不丢失信，这叫多主竞争。这时就要进行仲裁，仲裁就是针对这种情况进行裁决的过程。只允许其卞一个主控器继续占用总线，其它退出丰搀器状态。仲裁过程中还要保证总线的信息不丢失。多主竞争时必须对所有参与竞争的主控器的时钟信号进行同步处理。信息传输时，SCL为高电平期间，SDA上的信息必须保持稳定不变，只有SCL为低电平期间，SDA上的信息才允许变化。同时SDA上信息每一位部和SCL的时钟脉冲相对应。SCL没有时钟信号，SDA信息将停止传输处于等待状态。这因为线“与”逻辑，使SCL在低电平时钳住总线。实现线“与”逻辑功能各I2C总线接口的输出端必须是漏极开路或集电极开路结构。SCL保持高电平期间，SDA由高电平向低电平变化这种状态定义为起始信号。SCL保持高电平期间，SDA由低电平向高电平变化，这种状态定义为终止信号。SDA传输的每个字节必须8位(最高有效位首先传送)，每个传送字节必须跟随一位应答位。与应答信号相应的时钟信号由主控器产生，发送器在这个时钟信号释放SDA，使它处于高电平状态，以便接收由接收器在这位发出的应答信号。这时接收器还必须SCL在这位高电平期间，在SDA上输出一个恒定低电平信气以完成应答信号的输出。整个传输过程中，传输的字节数目是没有限制的。数据传输一段时间后，接收器无法继续接收更多的数据，主控器同样可以终止数据的传送。
[0040]24C01是一种128字节串行CMOS EEPR0M，它具有如下特点:1.存储容量为128字节。2.串行接口可使用普通两根I/O接口。3.具有页写模式:每页4字节。4.同步周期小于1ms。它只使用一条数据线和一条时钟线，采用ATMEL公司的24C01串口存储器，应用简单方便，但是其编程较为复杂。
[0041]2864A芯片扩展:
2864A是一种并行EEPR0M，它的特点同上，但每页有16字节，2864A与8051单片机的接口电路如下发明所示，2864A的片选端与高地址线P2.7连接，P2.7=0才能选中2864A，这种线选法决定了 2864A对应多组地址空间，即0000H~1FFFH, 2000H-3FFFH, 4000H-5FFFH,6000H-7FFFH,这8K字节存储器可作为数据存储器使用，但掉电后数据不丢失。
[0042]2864A的四种工作方式:
(I)维持方式:当为高电平时，2864A进入低功耗维持状态。此时，输出线呈高阻状态，芯片的电流从140mA下降至维持电流60mA。
[0043](2)读方式:当和均为低电平而为高电平时，内部的数据缓冲器被打开，数据送上总线，此时，可进行读操作。
[0044](3)写方式:2864A提供了两种数据写入方式:页写入和字节写入。
[0045]页写入:为了提高写入速度，2864A片内设置了 16字节的“页缓冲器”，并将整个存储器阵列划分成512页，每页16个字节。页的区分可由地址的高9位(A4~A12)来确定，地址线的低四位(A0~A3)用以选择页缓冲器中的16个地址单元之一。对2864A的写操作可分为两步来实现:第一步，在软件控制下把数据写入页缓冲器，这部称为页装载，与一般的静态RAM写操作是一样的。第二步，在最后一个字节(即第16个字节)写入到页缓冲器后20ns自动开始，把页缓冲器的内容写到EEPROM阵列中对应的地址单元中，这一步成为页存储。
[0046]写方式时，为低电平，在下降沿，地址码A0~A12被片内锁存器锁存，在上升沿时数据被锁存片内还有一个字节装载限时定时器，只要时间未到，数据可以随机地写入页缓冲器。在连续向页缓冲器写入数据的过程中，不用担心限时定时器会溢出，因为每当下降沿时，限时定时器自动被复位并重新启动计时。限时定时器要求写入一个字节数据的操作时间须满足；3 μ S〈〈20 μ S，这样是正确完成对2864A页面写入操作的关键。当一页装载完毕，不再有信号时，限时定时器将溢出，于是页存储操作随即自动开始。首先把选中页的内容擦除，然后写入的数据由页缓冲器传递到EEPROM阵列中。
[0047]字节写入:字节写入的过程与页写入的过程类似，不同之处在于仅写入一个字节，限时定时器就溢出。
[0048](4)数据查询方式:数据查询是指用软件来检测写操作中的页存储周期是否完成。
[0049]在页存储期间，如对2864Α执行读操作，那么读出的是最后写入的字节，若芯片的转储工作未完成，则读出数据的最高位是原来写入字节最高位的反码。据此，CPU可判断芯片的编程是否结束。如果读出的数据与写入的数据相同，表示芯片已完成编程，CPU可继续向2864Α装载下一页数据。并且编程起来比较简单，所以此发明采用此方案。
[0050]LED显示电路选择
LED显示器是由N个LED显示块拼接成N位LED显示器。N个LED显示块有N跟位选线，根据显示方式的不同，位选线和段选线的连接方法也各不相同，段选线控制显示字符的字型，而位选线为各个LED显示块的公共端，它控制该LED显示位的亮、暗。LED显示器有静态显示和动态显示两种显示方式。
[0051]LED静态显示方式
LED显示器工作于静态显示方式时，各位的共阴极(或共阳极)连接在一起并接地(或+5V);每位的段选线(a~dp)分别与一个8位的锁存器输出相连。所以称为静态显示。各个LED的显示字符一经确定，相应锁存器的输出将维持不变，直到显示另一个字符为止。也正因此如此，静态显示器的亮度都较高。这种显示方式接口编程容易。付出的代价是占用口线较多，若用I/O接口，则要占用4个8位I/O 口，若用锁存器接口，则要用4片74LS373芯片。如果显示器位数增多，则静态显示方式更是无法适应，因此在显示位数较多的情况下，一般都采用动态显示方式。
[0052]LED动态显示方式
在多位LED显示时，为了简化硬件电路，通常将所有位的段选线相应的并联在一起，有一个8位I/O 口控制，形成段选线的多路复用。而各位的共阳极或共阴极分别由相应的I/O线控制，实现各位的分时选通。其中段选线占用一个8位I/O 口，而位选线占用一个4位I/O 口。由于各位的段选线并联，段码的输出对各位来说都是相同的，因此，同一时刻，如果各位位选线都处于选通状态的话，4位LED将显示相同的字符。若要各位LED能够显示出与本位相应的显示字符，就必须采用扫描显示方式，即在某一时刻，只让某一位的位选线状态，而其他各位的位选线处于关闭状态，同时，段选线上输出相应位要显示字节的段码。在确定LED不同位显示的时间间隔，不能太短，因为发光二极管从导通到发光有一定的延时，导通时间太短，发光太弱人眼无法看清。但也不能太长，因为毕竟要受限于临界闪烁频率，而且此时间越长，占用CPU时间也越多，另外，显示位增多，也将占用大量的CPU时间，因此动态显示实质是一牺牲CPU时间来换取元件的减少。
[0053]所以，由于本系统只涉及到2位显示输出，就采用了和2片8位移位寄存器串级使用的LED静态显示方式。
[0054]键盘输入电路矩阵式键盘接口:
矩阵式键盘(也称行列式键盘)适用于按键数目较多的场合，它由行线和列线组成，按键位于行列的交点上。一个3X3的行列结构可以构成一个有9个按键的键盘。同理，一个4X4的行列结构可以构成一个16键的键盘，很明显，在按键数量较多的场合，矩阵式键盘与独立式键盘相比，要节省很多的I/O 口线。按键设置在行列线交点上，行列线分别接到按键开关两端。行线通过上拉电阻接到+5V上。平时无按键按下时，行线处于高电平状态，而当有按键按下时，行线电平状态将由于此行线相连的列线电平决定。列线电平如果为低电平，则行线电平为低电平，列线电平如果为高电平，则行线电平为高电平。这是识别矩阵键盘按键是否按下的关键所在。由于矩阵键盘中行列线为多键公用，各按键均影响该键所在行列的电平。因此各按键彼此将相互发生影响，所以必须将行列信号配合起来比做适当的处理，才能确定闭合键的位置。
[0055]独立式按键接口:
独立式按键就是各按键相互独立，每个按键各接入一根输入线，一根输入线上的按键工作状态不会影响其他输入线上的工作状态。因此，通过检测输入线的电平状态可以很容易判断哪个按键按下了。独立式按键电路配置灵活，软件简单。但每个按键需要占用一个输入口线，在按键数量较多时，需要较多的输入口线且电路结构复杂，故此种键盘适用于按键较少或操作速度较高的场合。
[0056]由于此系统中共有启动两条生产线的“启动I”键和“启动2”键、分秒选择键、时间设置加、时间设置减、显示生产线状态的切换键，时间设置键、时间切换键。只有这8个键，比较简单。所以就采用独立式按键接口电路。
[0057]主电路采用AT89C51，由于AT89C51内含4KB容量，因此在发明中不需要外扩ROM。硬件电路主要有LED显示电路、键盘接受电路、继电器控制电路、EEPROM外部存储器扩展电路，以及看门狗MAX813L等组成。
[0058]主电路采用AT89C51，由于AT89C51内含4KB容量，因此在发明中不需要外扩ROM。硬件电路主要有LED显示电路、键盘接受电路、继电器控制电路、EEPROM外部存储器扩展电路，以及看门狗MAX813L等组成。
[0059]主机电路核心器件介绍
AT89C51是美国ATMEL公司生产的低电压，高性能CMOS 8位单片机，片内含4K bytes的可反复擦写的只读程序存储器(PEROM)和128bytes的随机存取数据存储器(ROM)，器件采用ATMEL公司的高密度、非易失性存储技术生产，兼容标准MCS-51指令系统，片内置通用8位中央处理器(CPU)和Flash存储单元。功能强大AT89C51单片机可提供许多高性价比的应用场合，可灵活应用于各种控制领域。
[0060]AT89C51主要性能参数.与MCS-51产品指令系统完全兼容.4K字节可重擦写Flash闪速存储器.1000次擦写周期 ?全静态操作:0Hz24MHz.三级加密程序存储器.128X8字节内部RAM.32个可编程I/O 口线.2个16位定时/计数器.6个中断源.可编程串打UART通道.低功率空闲和掉电模式 AT89C51功能特性概述
AT89C51提供以下标准功能:4K字节Flash闪速存储器，128字节内部RAM，32个I/O口线，两个16位定时/计数器，一个5向量两级中断结构，一个全双工串行通信口，片内振荡器及时钟电路。同时，AT89C51可将至OHz的静态逻辑操作，并支持两种软件可选的节电工作模式。空闲方式停止CPU的工作，但允许RAM，定时/计数器，串行通信口及中断系统继续工作。掉电方式保存RAM中的内容，但振荡器停止工作并禁止其他所有部件工作直到下一个硬件复位。
[0061].PO 口:P0 口是一组8位漏极开路型双向1/0，也即地址/数据总线复用口。作为输出口用时，每位能吸收电流的方式驱动8个TTL逻辑门电路，对端口写“ I ”可作为高阻抗输入端用
在访问外部数据存储器或程序存储器时，这组口线分时转换地址(低8位)和数据总线复用，在访问期间激活内部上拉电阻。
[0062]在Flash编程时，PO接收指令字节，而在程序校验时，输出指令字节，校验时，要求外接上拉电阻。
[0063].Pl 口:P1 口是一个带内部上拉电阻的8位双向I/O 口，Pl的输出缓冲级可驱动(吸收或输出电流)4个TTL逻辑门电路。对端口写“ I ”，通过内部的上拉电阻把端口拉倒高电平，此时可作输入口。作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流(IIL)。
[0064]Flash编程和程序校验期间，Pl接收低8位地址。
[0065]P2 口:P2 口是一个带有内部上拉电阻的8位双向I/O 口，P2的输出缓冲级可驱动(吸收或输出电流)4个TTL逻辑门电路。对端口写“ I ”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口，作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流(IIL)。
[0066]在访问外部程序存储器或16位地址的外部数据存储器(例如执行MOVE ODPTR指令)时。P2 口送出高8位地址数据。在访问8位地址的外部数据存储器(例如执行MOVX iRI指令)时，P2 口线上的内容(也即特殊功能寄存器(SFR)区总R2寄存器的内容)，在整个访问期间不改变。
[0067]Flash编程或校验时，P2亦接收高位地址和其他控制信号。
[0068].P3 口:P3 口是一组带有内部上拉电阻的8位双向I/O 口，P3 口输出缓冲级可驱动(吸收或输出电流)4个TTL逻辑门电路。对P3 口写入“ I ”时，它们被内部上拉电阻拉高并可作为输入端口。作输入端时，被外部拉低的P3 口将用上拉电阻输出电流(IIL)。
[0069]P3 口除了作为一般的I/O 口线外，更重要的用途是它的第二功能，如下表所示:
端口引脚第二功能
P3.0 RXD (串行输入口)
P3.1 TXD (串行输出口)
P3.2(外中断O)
P3, 3(外中断I)
P3.4 TO(定时/计数器O)
P3.5 Tl(定时/计数器I)
P3.6(外部数据存储器写选通)
P3.7(外部数据存储器读选通)
P3 口还接收一些用于Flash闪速存储器编程和程序校验的控制信号。
[0070].RST:复位输入。当振荡器工作时，RST引脚出现两个机器周期以上高电平将单片机复位。
[0071].ALE/:当访问外部程序存储器或数据存储器时，ALE (地址锁存允许)输出脉冲用于锁存地址的低8位字节。即使不访问外部存储器。ALE仍一时钟振荡频率的1/6输出固定的正脉冲信号，因此它可对外输出时钟或用于定时目的。但要注意的是:每当访问外部数据存储器时将跳过一个ALE脉冲。
[0072]对Flash存储器编程期间，该引脚还用于输入编程脉冲()。
[00