一种数据处理器件与内存设备的通信方法及相关装置的制造方法
【技术领域】
[0001]本发明涉及计算机及通信技术领域，具体涉及一种数据处理器件与内存设备的通信方法及相关装置。
【背景技术】
[0002]随着数据中心内部数据流量越来越大，服务器对快速、大容量数据通信的需求越来越强。高密度计算已成为新型服务器的主要发展趋势之一，单位空间内集成处理器的数目越来越多。例如，在lRU/2RU(Rack Unit，机柜单元)标准服务器的主板上通常可集成2_4个Xeon x86处理器。另外，AMD公司的SeaMicro服务器在1RU机箱中已经集成了 384个Atom x86处理器。如何实现多处理器间快速的数据交换和通信则成为亟待解决的问题。
[0003]现有的通信机制依赖以太网、PCIe (Peripheral ComponentInterconnect-Express,一种总线和接口标准)、InfiniBancK —种总线和接口标准)等通信传输协议。然而这些机制最大的问题就是，应用程序的实际数据(Pure Payload Data)需要经过多次的打包、解包过程(协议转换)，才能到达对端节点并被使用，所以传输延时较长，传输效率较低。
[0004]另外，一些新型的通信机制，例如共享内存机制(Shared Memory)，是将本地内存作为应用程序准备数据与网络应用传输数据的中间媒介，或以逻辑上多处理器、多节点共享的内存空间作为数据交换区域。但是，共享内存机制依赖于软件层面的数据拷贝，并且，在通信传输过程中存在协议开销，如PCIe或TCP/IP (Transmiss1n Control Protocol/Internet Protocol，传输控制协议/因特网互联协议，又名网络通讯协议)等协议。
[0005]高端服务器的处理器核间、片间的一致性总线(如Intel QP1、IBM SMPInterconnect)也可用于核间、片间的高速通信。但是，一致性协议的消息会占用了大量QPI (QuickPath Interconnect，快速通道互联)带宽，且传输过程需要处理器维持传输状态。因此，处理器核间、片间的一致性总线虽可用于多处理器间的数据交换，但实际有效的数据传输带宽并不高。
[0006]实践发现，虽然现有的多种通信技术可用于多处理器间的数据通信，但是，具有传输延时较长，传输效率较低，存在大量协议开销的问题。
【发明内容】
[0007]本发明实施例提供一种数据处理器件与内存设备的通信及相关装置，以实现多个数据处理器件通过内存上设备直接通信，并在一定程度上减少协议开销，降低传输延时，提高传输效率。
[0008]本发明第一方面提供一种数据处理器件与内存设备的通信方法，用于计算机主板；所述计算机主板包括板级子系统，所述板级子系统包括多个数据处理器件，内存设备，交换电路和控制模块；所述多个数据处理器件通过所述交换电路与所述内存设备连接，且所述多个数据处理器件通过通知总线与所述控制模块连接，所述控制模块与所述交换电路连接；所述方法包括:所述控制模块通过所述通知总线获取第一数据处理器件发出的指令信号，所述指令信号用于指示所述第一数据处理器件需要获取所述内存设备的读写控制权限，所述第一数据处理器件是所述多个数据处理器件中的任一个数据处理器件；所述控制模块获取所述第一数据处理器件发出的所述指令信号后，发出切换信号给所述交换电路，以指示所述交换电路进行电路切换，使得有且只有所述第一数据处理器件与所述内存设备建立通信连接。
[0009]结合第一方面，在第一种可能的实现方式中，所述多个数据处理器件中用于传输刷新命令的控制地址信号线与所述控制模块连接；所述发出切换信号给所述交换电路之前还包括:所述控制模块通过所述控制地址信号线获取第二数据处理器件发出的刷新命令，所述第二数据处理器件是当前与所述内存设备建立通信连接的数据处理器件；所述发出切换信号给所述交换电路包括:从获取所述刷新命令时起，达到预设延迟阈值后再发出切换信号给所述交换电路。
[0010]本发明第二方面提供另一种数据处理器件与内存设备的通信方法，用于计算机主板；所述计算机主板包括板级子系统，所述板级子系统包括多个数据处理器件，内存设备，交换电路和控制模块；所述多个数据处理器件通过所述交换电路与所述内存设备连接，且所述多个数据处理器件通过通知总线与所述控制模块连接，所述控制模块与所述交换电路连接；所述多个数据处理器件包括第一数据处理器件，所述第一数据处理器件是所述多个数据处理器件中的任一个数据处理器件；所述方法包括:所述第一数据处理器件通过所述通知总线发送用于获取所述内存设备的读写控制权限的指令信号；所述控制模块通过所述通知总线获取所述第一数据处理器件发出的所述指令信号后，发出切换信号给所述交换电路；所述交换电路收到所述切换信号后进行电路切换，使得有且只有所述第一数据处理器件与所述内存设备通信连接。
[0011]结合第二方面，在第一种可能的实现方式中，所述多个数据处理器件中用于传输刷新命令的控制地址信号线与所述控制模块连接；所述发出切换信号给所述交换电路之前还包括:所述控制模块通过所述控制地址信号线获取第二数据处理器件发出的刷新命令，所述第二数据处理器件是当前与所述内存设备通信连接的数据处理器件；所述发出切换信号给所述交换电路包括:从获取所述刷新命令时起，达到预设延迟阈值后再发出切换信号给所述交换电路。
[0012]本发明第三方面提供一种控制模块，用于计算机主板；所述计算机主板包括板级子系统，所述板级子系统包括多个数据处理器件，内存设备，交换电路和所述控制模块；所述多个数据处理器件通过所述交换电路与所述内存设备连接，且所述多个数据处理器件通过通知总线与所述控制模块连接，所述控制模块与所述交换电路连接；所述控制模块包括:监测单元，用于通过所述通知总线获取第一数据处理器件发出的指令信号，所述指令信号用于指示所述第一数据处理器件需要获取所述内存设备的读写控制权限，所述第一数据处理器件是所述多个数据处理器件中的任一个数据处理器件；发送单元，用于在所述监测单元获取所述第一数据处理器件发出的所述指令信号后，发出切换信号给所述交换电路，以指示所述交换电路进行电路切换，使得有且只有所述第一数据处理器件与所述内存设备通信连接。
[0013]结合第三方面，在第一种可能的实现方式中，所述多个数据处理器件中用于传输刷新命令的控制地址信号线与所述控制模块连接；所述监测单元还用于通过所述控制地址信号线获取第二数据处理器件发出的刷新命令，所述第二数据处理器件是当前与所述内存设备通信连接的数据处理器件；述发送单元具体用于从所述监测单元获取所述刷新命令时起，达到预设延迟阈值后再发出切换信号给所述交换电路。
[0014]本发明第四方面提供一种板级子系统，用于计算机主板；所述板级子系统包括多个数据处理器件，内存设备，交换电路和控制模块；所述多个数据处理器件通过所述交换电路与所述内存设备连接，且所述多个数据处理器件通过通知总线与所述控制模块连接，所述控制模块与所述交换电路连接；所述多个数据处理器件包括第一数据处理器件，所述第一数据处理器件是所述多个数据处理器件中的任一个数据处理器件；其中，所述第一数据处理器件，用于通过所述通知总线发送用于获取所述内存设备的读写控制权限的指令信号；所述控制模块，用于通过所述通知总线获取所述第一数据处理器件发出的所述指令信号后，发出切换信号给所述交换电路；所述交换电路，用于收到所述切换信号后进行电路切换，使得有且只有所述第一数据处理器件与所述内存设备通信连接。
[0015]结合第四方面，在第一种可能的实现方式中，所述多个数据处理器件中用于传输刷新命令的控制地址信号线与所述控制模块连接；所述控制模块还用于通过所述控制地址信号线获取第二数据处理器件发出的刷新命令，所述第二数据处理器件是当前与所述内存设备通信连接的数据处理器件；所述控制模块具体用于从获取所述刷新命令时起，达到预设延迟阈值后再发出切换信号给所述交换电路。
[0016]本发明第五方面提供一种计算机主板，所述计算机主板上集成板级子系统，所述板级子系统是如本发明第四方面所述的板级子系统。
[0017]结合第五方面，在第一种可能的实现方式中，所述计算机主板上集成有至少两个所述板级子系统，其中，至少一个数据处理器件同时属于两个所述板级子系统。
[0018]结合第五方面，在第二种可能的实现方式中，所述计算机主板上集成有至少两个所述板级子系统，其中，两个所述板级子系统的交换电路相互连接，使得任一个所述板级子系统中的任一个数据处理器件能够与另一个所述板级子系统中的任一个内存设备通信连接。
[0019]本发明第六方面提供一种计算机设备，包括:如本发明第五方面所述的计算机主板。
[0020]由上可见，本发明实施例通过采用上述技术方案，取得了以下技术效果:
[0021]本发明技术方案中多个数据处理器件可以分时共享同一内存设备，从而可以利用该共享的内存设备直接通信，避免了通信传输过程中的协议开销，消除了不必要的数据流动，缩短了通信距离，有利于缩短传输时延，提高传输效率，实现了多数据处理器件间快速的大容量数据交换；
[0022]本发明技术方案中通过交换电路在硬件层面上进行协调控制，使得同一时刻有且只有一个数据处理器件可以获得内存设备的读写控制权限，可以避免多个数据处理器件之间相互冲突，使得不必从软件层面上进行协调控制；
[0023]本发明技术方案中数据处理器件通过直接读写共享的内存设备即完成通信，无需数据处理器件建立及维持传输链路，因而传输效率更高；
[0024]本发明技术方案的系统架构有利于加速传统的编程模型，基于共享的内存设备，可形成新的基于公共共享交换空间的编程模型和数据处理模型。
【附图说明】
[0025]为了更清楚地说明本发明实施例技术方案，下面将对实施例和现有技