半导体结构形成方法
【技术领域】
[0001] 本发明涉及半导体制造领域，特别是涉及一种半导体结构形成方法。
【背景技术】
[0002] 随着集成电路制造技术的快速发展，半导体器件的技术节点在不断减小，器件的 几何尺寸也遵循摩尔定律不断缩小。当半导体器件尺寸减小到一定程度时，由半导体器件 接近物理极限所带来的各种问题相继出现。在半导体器件制造领域，最具挑战性的难题是 如何解决器件可靠性下降的问题，送种现象主要是由传统栅介质层厚度不断减小所造成 的。现有技术提供的方法W高k栅介质材料代替传统的栅介质材料，同时采用金属栅极替 代多晶娃栅极，可W有效提高半导体器件的可靠性，优化电学性能。
[0003] 现有技术提供了一种具有金属栅极的半导体器件制造方法，包括；提供半导体衬 底，在所述衬底上形成有包括高k材料和金属材料的栅介质层；形成位于栅介质层上的栅 极层；形成覆盖所述栅介质层和栅极层的层间介质层；W所述栅极层为停止层，对所述层 间介质层进行化学机械抛光；去除所述栅极层，形成沟槽；在所述沟槽中填充满金属，形成 金属栅极。
[0004] 尽管包括高k材料及金属材料的栅介质层和金属栅极的引入能够改善半导体器 件的电学性能，但是在实际应用中发现，由于器件几何尺寸的不断缩小，制造工艺较复杂且 难W稳定控制，容易导致器件电学性能不稳定。
【发明内容】
[0005] 本发明解决的问题是，通过去除伪栅层之后的等离子体改性工艺，降低保护金属 层中C、Br、C1和0元素的含量，从而为器件电学性能带来有益改善。
[0006] 为解决上述问题，本发明提供了一种半导体结构的形成方法，包括；提供半导体衬 底，所述半导体衬底表面形成有伪栅极结构和介质层，所述伪栅极结构和介质层相互连接 分布且顶面齐平，所述伪栅极结构包括位于半导体衬底表面的栅介质层、位于栅介质层表 面的保护金属层和位于所述保护金属层表面的伪栅层；去除所述伪栅层，形成沟槽，所述沟 槽暴露出保护金属层表面；对暴露出的保护金属层进行等离子体改性，形成改性的保护金 属层；形成填充满所述沟槽的金属栅极，所述金属栅极与介质层顶面齐平。
[0007] 可选的，所述等离子体改性的工艺包括；采用&和〇2的混合气体，混合气体的流量 为20sccm~20slm，压力为lOmTorr~SOOmTorr，功率为50W~1500W，偏压为0V，温度为 20°C~700°C，工艺时间5砂~300砂。
[0008] 可选的，所述等离子体改性中&与〇2的流量比例为9:1~99. 9:0. 1。
[0009] 可选的，所述等离子体中的&适于还原保护金属层，降低保护金属层中的C、化、C1 和0元素含量。
[0010] 可选的，所述等离子体中的化适于氧化保护金属层表面，避免保护金属层被等离 子体损伤。
[0011] 可选的，所述等离子体改性，降低了保护金属层5%~30%的电阻值。
[0012] 可选的，所述半导体衬底为娃衬底、错衬底或绝缘体上娃衬底。
[0013] 可选的，所述栅介质层包括位于半导体衬底表面的第一栅介质层和位于所述第一 栅介质层表面的第二栅介质层。
[0014] 可选的，形成所述伪栅极结构的步骤包括：在半导体衬底表面形成第一栅介质层 薄膜；在第一栅介质层薄膜表面形成第二栅介质层薄膜；在第二栅介质层薄膜表面形成保 护金属层薄膜；在保护金属层薄膜表面形成伪栅层薄膜；在伪栅层薄膜表面形成图形化的 掩模层；W所述掩模层为掩模，刻蚀所述伪栅层薄膜、保护金属层薄膜、第二栅介质层薄膜 和第一栅介质层薄膜，直至暴露出半导体衬底表面。
[0015] 可选的，所述第一栅介质层为厚度2Λ~1ΟΛ的Si〇2或者SiON，所述第二栅介质层 为厚度 5A:~3QA 的 Hf02、HfON、Zr〇2 或者 ZrON。
[0016] 可选的，所述保护金属层为厚度lOA~20Λ的Ti、TiN、TaN、Ta、TaC或者TaSiN。
[0017] 可选的，所述伪栅层为多晶娃，所述多晶娃的伪栅层厚度为500Α~700Λ，.
[0018] 可选的，所述介质层包括位于伪栅极结构侧壁及未被伪栅极结构覆盖的半导体衬 底表面的第一介质层，和覆盖所述第一介质层的第二介质层。
[001引可选的，所述去除伪栅层的工艺为干法刻蚀，刻蚀气体为皿r、C!2、SFe、NF3、02、Ar、 He、CF4、CH2F2、CHF3、C?F中一种或几种，刻蚀气体的流量为20sccm~700sccm，偏压为50V~ 600V，功率为100W~600W，温度为30°C~70°C。
[0020] 可选的，所述金属栅极包括覆盖沟槽侧面及底面的功能层，和覆盖所述功能层的 栅极金属层。
[0021] 可选的，形成所述金属栅极的步骤，还包括；形成覆盖介质层及沟槽侧面、底面的 功能层薄膜；形成覆盖所述功能层薄膜的栅极金属层薄膜，所述栅极金属层薄膜填充满沟 槽剩余部分；W介质层顶面为停止层对所述功能层薄膜和栅极金属层薄膜进行化学机械抛 光，形成功能层和栅极金属层。
[0022] 可选的，所述功能层的材料为Ti、Ta、TiN、TaN、TiAl、TaC、TaSiN、TiAlN中的一种 或几种，功能层的厚度为20 A~60 A。
[0023] 可选的，所述栅极金属层的材料为铅。
[0024] 与现有技术相比，本发明的技术方案具有W下优点：
[00巧]本发明提供一种半导体结构形成方法实施例，通过去除伪栅层之后的等离子体改 性工艺，降低保护金属层中C、Br、C1和0元素的含量，从而为器件电学性能带来有益改善。 其中，降低改性的保护金属层中C、化和C1元素的含量，使器件电学性能稳定且电学参数波 动小，大大降低了器件的失效几率；降低改性的保护金属层中0元素的含量，直接降低了改 性的保护金属层电阻值，提高金属栅极可靠性，降低器件开关能耗。
[0026] 进一步地，所述等离子体改性工艺中的&及〇2等离子体具有的能量较低且没有垂 直于半导体衬底表面的速度，因此仅适于通过还原反应降低保护金属层内C、Br、C1和0元 素的含量，不会由于等离子体轰击而对保护金属层表面产生大的物理损伤，也不会对被保 护金属层覆盖的栅介质层造成影响。
【附图说明】
[0027] 图1至图3为本发明一实施例的半导体结构形成方法示意图；
[0028] 图4至图7为本发明另一实施例的半导体结构形成方法示意图；
[0029] 图8为本发明另一实施例中等离子体改性前后保护金属层C1原子数百分比浓度 随深度的变化曲线图；
[0030] 图9为本发明另一实施例中等离子体改性前后保护金属层表面X射线光电能谱 图。
【具体实施方式】
[0031] 由【背景技术】可知，在现有技术中，在具有金属栅极的半导体器件制造中，制造工艺 较复杂且难W稳定控制，容易导致器件电学性能不稳定。
[0032] 为了进一步说明，本发明提供了一个半导体结构形成方法的实施例。
[0033] 参考图1，提供半导体衬底10,所述半导体衬底10表面形成有伪栅极结构和介质 层，所述伪栅极结构和介质层