一种A位Pr掺杂BIT薄膜及其制备方法
【技术领域】
[0001] 本发明设及一种A位Pr渗杂Β口薄膜及其制备方法，属于信息存储薄膜材料技术 领域。
【背景技术】
[0002] 铁电随机存储器（FeRAM)与传统的半导体存储器相比有许多突出的优点，具有广 阔的应用前景和巨大的经济效益。BIT(铁酸祕）是目前被广泛应用于铁电存储器的铁电薄 膜材料。但是，较低的剩余极化和较差的抗疲劳性质限制了其在工业应用领域的使用。
[0003] A位稀±元素渗杂可W在很大程度上提高BIT的铁电特性和漏电流特性。 B. H. Park研究小组报道了采用脉冲激光沉积法在Pt电极上制备出具有优良铁电性能的A 位 La 渗杂 BIT 的 Bi4 xLa；Ti3〇i2薄膜（参考[l]Park B. Η.，Kang B. S.，Bu S. D.，Noh T. W.， Lee J. ， Jo W. ， Lanthanum-substituted bismuth titanate for use in non-volatile memories，Nature，1999,401，682 ; [2]比 Takashi，S.Tadashi.Preparation and switching kinetics of PZT thin films deposited by reactive sputtering. Jpn. J. Appl. Phys.， 1991，30 :2159 ;[3]M. W. Qiu，M. Ganne，M. T. Caldes，L. Brohan. X-ray photoelectron spectroscopy and high resolution electron microscopystudies of Aurivillius compounds :Bi4 xLaxTi；3〇i2 (X 二 0,0.5, 0.75,1.0,1.5，and 2.0). J. A卵 1. Phys. 2002. 91: 3178)。
[0004] 化作为另一种稀上元素，由于其离子半径与Bi离子半径大小差不多（pr4+: 0.9()A，!.0!A，Bi3+: !.03 ,4)，理论上它也可W作为一种很好的A位渗杂元素来提高 B口的铁电特性。但是，目前A位+3/+4价Pr渗杂BIT薄膜及其制备方法还未见相关报道。
【发明内容】
阳0化]基于此，本发明的目的在于提供一种A位Pr渗杂B口薄膜，改善B口薄膜的铁电、 漏电流特性，增大BIT薄膜的剩余极化值、抗疲劳能力，从而提高铁电存储器存储密度。
[0006] 本发明的目的还在于提供一种所述A位Pr渗杂B口薄膜的制备方法。
[0007] 为实现上述目的，本发明采用W下技术方案： 阳00引一种A位Pr渗杂BIT薄膜，该薄膜材料的组成分子式为Bi W ik/wPrJisO。，在此X 表示Pr渗杂的原子比，取值为0. 3-0. 9,优选为0. 9。
[0009] 一种所述A位Pr渗杂B口薄膜的制备方法，包括W下步骤：
[0010] (1) W纯度均为分析纯的Bi2〇3、Ti〇2和Pr e〇ii为原料制备A位Pr渗杂BIT祀材； 1] 似将A位Pr渗杂BIT祀材和衬底放入磁控瓣射仪瓣射腔，祀材与衬底间距为 100-120臟，抽至6 X 10 4pa高真空，预瓣射2-化；
[0012] (3)加热衬底溫度至200°C -300°C，然后向瓣射腔内充入氧气和氣气，使工作气压 达到4-6Pa，氧气和氣气的流量比为4 : 30-6 : 30;
[001引 （4)再次瓣射，瓣射功率为80-100W，瓣射时间为2-3h，得到薄膜；
[0014] 妨对薄膜进行快速退火，退火溫度为650-750。退火时间为20-30min。
[0015] 其中，所述衬底为Pt/Ti〇2/Si〇2/p-Si衬底。
[0016] 其中，所述步骤（5)在纯氧气氛下退火。
[0017] 其中，所述步骤（1)具体包括W下步骤： 阳01引 （11)将纯度均为分析纯的Bi2〇3、Ti〇2、Pre〇i浪化学通式Bi 4 xPrxTi3〇i2配成混合 料，X取值为0. 3-0. 9 ;
[0019] (12)将上述混合料混合均匀，对其初步研磨，直到粉末呈均一的±黄色；
[0020] (13)对混合料进行湿法球磨得到浆料；
[0021] (14)将浆料依次烘干、研磨、烘烤、再研磨，得到粉料；
[0022] (15)将粉料在700°C -800°C溫度条件下预烧3-化，预烧后再对粉料进行湿法球 磨、烘干及研磨；
[002引 （16)向步骤（切所得粉料中加入黏合剂，然后造粒，再使用80-120目的筛子筛 选，最后在30-60MP压力下制成大祀；
[0024] (17)对大祀排胶，烘烤；
[0025] (18)将步骤（17)所得祀材W 10 °C -20 °C /min的速度将大祀升溫至 1000°C -1100°c进行烧结，保溫180-200min，随炉冷却，即得A位Pr渗杂B口祀材。
[00%] 其中，考虑到Bi在高溫条件下易挥发，所述步骤（11)的混合料中Bi元素相对化 学式Bi4 Jr；Ti3〇i2的理论量过量5-7. 5 %，W弥补Bi的挥发损失。考虑到成本问题，所述 步骤（13)采用低廉的丙酬作为球磨剂，球磨后得到的粉粒均匀。所述步骤（18)在烧结过 程中对祀材采用加压烧结。
[0027] 采用上述方法制备A位Pr渗杂B口祀材，具有W下优点：（1)采用Bi过量5%的 成分配方，弥补了 Bi的挥发损失；（2)考虑到Bi2〇3、Ti化和Pr e〇ii间分子量的巨大（数倍） 差异，对混合料初步研磨，可W有效防止混合料在球磨时产生分层的现象，从而抑制祀材制 备中的成分偏析。（3)湿法球磨后的烘烤和细磨避免了水分和粉粒大小对预烧的影响，使得 预烧进行的更充分。（4)烧结过程中快速升溫，大祀会因水分大量挥发而剧烈收缩变形，因 此烧结前采用烘烤方法能够有效防止祀材的变形、破裂。（5)烧结过程中，对祀材采用重物 加压，防止祀材因受热不均而翅曲变形，能够保证平整度。
[0028] 本发明的优点在于：
[0029] 本发明在B 口中通过A位+3/+4价Pr渗杂的方法改善了薄膜的铁电、漏电流特性， 增大了薄膜的剩余极化值、抗疲劳能力，从而达到提高铁电存储器存储密度的目的。
[0030] 采用本发明制备的薄膜为随机取向的多晶薄膜，薄膜晶粒尺寸大，疲劳特性好，薄 膜表面光滑，晶粒尺寸均匀，具有较低的漏电流密度和较好的电滞回线，可与现有CMOS工 艺兼容。
【附图说明】 阳03U 图1为采用实施例1的条件制备的BPT-x(Biw iix/wPrxTi3〇i2)陶瓷祀材的X射线 衍射狂畑）图，其中（a)x = 0. 3,化）x = 0. 5,（c)x = 0. 7,（d)x = 0. 9。 阳0巧图2中（a)、化）、（C)分采用实施例1的条件制备的BPT-X度i(4 iix/wPrxTi3〇i2)另。 表示实施例1-3中制备的BPT-X薄膜的XRD图，。
[0033] 图3为实施例3制备的BPT-0. 5薄膜的介电常数和介电损耗随频率的变化示意 图。
【具体实施方式】
[0034] 下面根据附图和实施例对本发明做进一步说明，但本发明的实施方式不限于此。
[0035] 图1为陶瓷祀材的X射线衍射狂畑）图：（a) X = 0. 3,化)X = 0. 5,（C) X = 0. 7， (d)x = 0.9,从图中可W看出，不同渗杂情况下陶瓷祀材都呈现明显的层状巧铁矿结构，除 了多余的氧化祕外没有杂相的存在，运多余的氧化祕的消除可W通过减少原料中过量氧化 祕量来实现。
[0036] 实施例1
[0037] 制备纯 Bi2.9Prn.9Ti3〇i2 度PT-0. 9)薄膜，步骤如下：
[0038] (1)制备 Bi2.9Pr〇.9Ti3〇i2度PT-0. 9)祀材
[0039] 采用Ξ氧化二祕度i2〇3)、氧化谱（PreOii)、二氧化铁（Ti〇2)为原料（其纯度均为 分析纯，纯度 99. 9%W上），摩尔比为 Bi2〇3: Pre〇ii: Ti〇 2= 1.552 : 0. 15 : 3,使用固 相反应法制备射频磁控瓣射用纯Biz.gPr。. Ji3〇i2祀材。考虑到Bi在高溫条件下易挥发，在 Bi2.gPru.gTi3〇i遇想化学成分配比的基础上，采用Bi过量7%的成分配方，W弥补Bi的挥发 损失。具体方法为： W40] 1. 1)将称量好的Bi2〇3(77. 2g)、Ti〇2(24g)和Pre〇ii(15. 3g)粉末混合均匀，放入玛 瑶研鉢，初步研磨，直到粉末呈均一的上黄色；
[004U 1.。加入丙酬35血，采用行星球磨机球磨12h，球磨转速控制在18化/min,取出浆 料，90°C烘干，用玛瑶研鉢研磨半小时；
[0042] 1. 3)将步骤1. 2)中所得粉料在200°C的条件下烘烤化，再次放入玛瑶研鉢仔细研 磨半小时；
[0043] 1. 4)将步骤1. 3)中所得粉料放入马福炉，在700°C预烧化，重复步骤1. 2);
[0044] 1. 5)将步骤1. 4)所得粉料加入质量浓度为10%的黏合剂PVA (聚乙締醇）12血 造粒，造粒后过80目筛子，在30MP下压制成直径为70mm，厚度约为3mm左右大祀；
[0045] 1.6)将步骤1.5)中所得大祀在300°C之间排胶化，之后在200°C的条件下烘烤 化；
[0046] 1. 7)将大祀中所得祀材放入马福炉，W 10°C /min的速度升溫至1000°C，保溫 ISOmin，随炉冷却，即得纯相BPT瓣射用陶瓷祀材。
[0047] (2)基于（1)所得祀材采用射频磁控瓣射法制备Bi2.9Pr〇.9Ti3〇i2薄膜
[0048] 2. 1)制备 Pt/Ti〇2/Si〇2/p-Si 衬底，具体方法为： W例 2. 1. 1)将娃基底按标准CMOS工艺进行表面处理和清洗；
[0050] 2. 1. 2)采用热氧化法，在娃基底表面生成150皿厚的二氧化娃阻挡层，其工艺条 件为：1100°C，氧化化，通氧速率0.化/min ;
[0051] 2. 1.3)采用磁控瓣射法在二氧化娃阻挡层上制备10皿厚的二氧化铁粘结层， 其磁控瓣射的工艺条件为：瓣射气压1. 5Pa，瓣射基片溫度200°C，瓣射气氛为〇2 : Ar = 1:9;
[0052] 2. 1. 4)采用磁控瓣射法在二氧化铁粘结层上制备150nm厚的电极金属层Pt，其磁 控瓣射的工艺条件为：瓣射气压IPa，瓣射基片溫度200°C，瓣射气氛为Ar气。 阳化引 2.。使用射频磁控瓣射法制备Bi2.9Pr〇.9Ti3〇i2薄膜，具体方法为：
[0054] 2. 2. 1)将磁控瓣射仪真空室抽至高真空，达到6 X 10 4pa ;对步骤1)所得祀材进行 预瓣射化，祀材与衬底间距离为100mm ; 阳化5] 2. 2. 2)将衬底加热至200°C ;
[0056] 2. 2. 3)将氧气和氣气的流量比调为4 : 30,充入氧气、氣气使工作气压达到4Pa ;
[0057] 2. 2. 4)采用射频磁控瓣射开始瓣射，瓣射功率为80W，瓣射时间为化。
[0058] 2. 3)将步骤2. 2)所得薄膜放入管式炉中，在纯氧气氛下进行快速退火，退火溫度 为650°C，退火时间为20min。
[0059] 实施例2 W60] 制备纯叫.扣。.3化〇12度PT-0.扣薄膜，步骤如下：
[0061] (1)制备 Bi3.ePr〇.3Ti3〇i2度PT-0.扣祀材 阳06引采用Ξ氧化二祕度i2〇3)、氧化谱（Pre〇u)、二氧化铁灯i〇2)为原料（其纯度均为 分析纯，纯度9