关的连接。这是因为，如果开关的操作与具有输入和输出端子或者主电极的设备的操作同步，则至少两个输入和输出端子以及主电极被视为实质上连接到同一节点。这也适用于下面的描述。
[0027]响应于供给到MOS晶体管220的控制电极的信号PAGC，M0S晶体管220在导通状态(ON)与非导通状态(OFF)之间切换。响应于作为信号PAGC的反相信号(inverted signal)的信号P0FC，M0S晶体管230在导通状态与非导通状态之间切换。响应于供给到MOS晶体管240的控制电极的信号PAGC，M0S晶体管240在导通状态与非导通状态之间切换。在电路块202中，由逆变器电路根据信号PAGC生成信号P0FC。
[0028]电路块202包括差分放大器电路250、M0S晶体管260、M0S晶体管270和MOS晶体管280 JOS晶体管260是最小值输出开关。MOS晶体管270是FB控制开关。MOS晶体管280是第二FB控制开关。第二FB控制开关被设置为取消最小值输出开关的电阻。如同电路块201，FB控制开关或第二 FB控制开关形成反馈路径。
[0029]电路块202的设备当中的连接关系如下。差分放大器电路250的同相输入端子连接到像素100的输出端子。来自光电转换单元的信号被输入到差分放大器电路250的同相输入端子。差分放大器电路250的输出端子连接到MOS晶体管260的第一主电极和MOS晶体管270的第一主电极。MOS晶体管260的第二主电极连接到信号线402 JOS晶体管270的第二主电极连接到差分放大器电路250的反相输入端子。MOS晶体管280的第一主电极连接到MOS晶体管260的第二主电极和信号线402 JOS晶体管280的第二主电极连接到MOS晶体管270的第二主电极和差分放大器电路250的反相输入端子。
[0030]响应于或(OR)门500的输出，MOS晶体管260在导通状态与非导通状态之间切换。当信号PAGC和从扫描电路600供给的信号PHl，PH2，...中的一者位于高电平时，使MOS晶体管260导通。响应于作为信号PAGC的反相信号的信号P0FC，M0S晶体管270在导通状态与非导通状态之间切换。响应于信号PAGC，MOS晶体管280在导通状态与非导通状态之间切换。由也处于电路块202中的逆变器电路根据信号PAGC生成信号POFC。
[0031]假设电路块202是第一电路块，MOS晶体管260是第一开关，MOS晶体管280是第二开关，并且MOS晶体管270是第三开关。假设电路块201是第二电路块，MOS晶体管220是第四开关，MOS晶体管240是第五开关，并且MOS晶体管230是第八开关。
[0032]图3A是示出差分放大器电路210的更详细的结构示例的电路图。差分放大器电路210可以被划分为差分输入阶段211和由NMOS源跟随器电路形成的输出阶段212。差分输入阶段211包括两个PMOS晶体管、两个NMOS晶体管、以及电流源。两个PMOS晶体管分别用作同相输入端子和反相输入端子。MOS晶体管213，作为输出阶段212的NMOS源跟随器电路的电流源，能够响应于供给到它的控制电极的信号VBNl来控制电流值，并且能够控制输出阶段212的操作。信号VBNl也被称为偏置电压。
[0033]图3B是示出差分放大器电路250的更详细的结构的电路图。差分放大器电路250可以被划分为差分输入阶段241和由PMOS源跟随器电路形成的输出阶段242。差分输入阶段241包括两个PMOS晶体管、两个匪OS晶体管、以及电流源。两个PMOS晶体管分别用作同相输入端子和反相输入端子。MOS晶体管243，作为输出阶段242的PMOS源跟随器电路的电流源，能够响应于供给到它的控制电极的信号VBPl来控制电流值，并且能够控制输出阶段242的操作。信号VBPl也被称为偏置电压。
[0034]接下来，将参照图4所示的时序图来描述根据本实施例的光电转换装置的操作。图4中所示的信号对应于图2、图3A和图3B中的信号。当信号位于高电平(下文中被称为H电平)时，对应的MOS晶体管转到导通状态，并且当位于低电平(下文中被称为L电平)时，对应的MOS晶体管转到非导通状态。
[0035]在图4中，从时刻t0至时刻tl的时段是复位时段，从时刻tl至时刻t2的时段是发送准备时段，用于准备从最大值检测单元到信号线401以及从最小值检测单元到信号线402的信号的发送。从时刻t2至时刻t3的时段是自动增益控制(AGC)时段，用于检测各个信号的峰值和谷值。AGC时段是发送时段，因为峰值和谷值被发送。从时刻t3至时刻t4的时段是发送准备时段，用于准备从最大值检测单元到信号线401以及从最小值检测单元到信号线402的信号的发送。从时刻t4向前是像素信号被发送的发送时段。发送时段是信号被读取的时段。
[0036]首先，在从时刻tO至时刻11的复位时段期间，信号PRES位于H电平，在此期间，PD101和运算放大器102的同相输入端子被初始化。此时，电路块201和电路块202中的信号POFC位于H电平，使得MOS晶体管230和MOS晶体管270处于导通状态。信号PAGC位于L电平，使得MOS晶体管220、240、260和280处于非导通状态。另外，信号VBNl和信号VBPl分别位于用于操作差分放大器电路210和250的偏置电压VBIAS_r^PVBIAS_P。在此，电路块201和202输出被初始化的信号。
[0037]在从时刻tl至时刻t2的时段期间，电路块201和电路块202保持从时刻t0至时刻tl的时段期间的状态。由于信号PAGC位于L电平，并且信号POFC位于H电平，所以MOS晶体管220、240、260和280处于非导通状态，并且MOS晶体管230和270处于导通状态。这使得差分放大器电路210和差分放大器电路250的输入/输出电压是在操作范围内。更精确地，在初始化操作完成之后，差分放大器电路210和差分放大器电路250的输入/输出电压是来自像素100的输出电压。
[0038]在从时刻t2至时刻t3的AGC时段期间，信号PAGC位于H电平，并且信号POFC位于L电平。因此，MOS晶体管220、240、260和280处于导通状态，并且MOS晶体管230和270处于非导通状态。当信号PAGC位于H电平时，来自三个像素100当中的最大光学输出被输出到信号线401，并且最小光学输出被输出到信号线402。换言之，AGC时段是最大值和最小值分别被发送到信号线401和402的时段。该操作使用设置在差分放大器电路210的输出阶段的NMOS源跟随器电路的特性，以及设置在差分放大器电路250的输出阶段的PMOS源跟随器电路的特性。在信号PAGC位于H电平的时段期间，使信号VBN_AGC位于偏置电压VBIAS_N，并且使信号VBP_AGC位于偏置电压VBIAS_P，以使得能够进行电流源301和302的操作。另一方面，使信号VBNl位于接地电位(下文中被称为GND)，并且使信号VBPI位于VDD，以使作为电流源的MOS晶体管213和243无效。这使得最大像素信号通过匪OS源跟随器电路而被输出到输出P0UT，并且最小像素信号通过PMOS源跟随器电路而被输出到输出BOUT。在AGC时段期间，依据最大值与最小值之差，进行用于控制信号的放大因子(增益)的AGC操作。最大值与最小值之差不仅用于AGC操作中的增益控制，还用于累积时间的控制。例如，如果该差变为预定值或更大，则停止像素的电荷的累积，并且进行信号读取操作。因此，对累积的高精度确定是为了在短时间内终止AGC时段，以确定是否终止累积。
[0039]在本实施例中，在紧接作为AGC时段开始时刻的时刻t2之前，使MOS晶体管230和270为导通状态以形成反馈路径。换言之，在使MOS晶体管220、240、260和280为导通状态之前，使MOS晶体管230和270为导通状态。该操作使差分放大器电路210和250的输入/输出电压等于像素100的输出信号的电压，从而差分放大器电路210和250在预定的操作范围内操作。这使得差分放大器电路210和250在时刻t2以最短的时间开始响应。
[0040]因此，在将信号发送到信号线401和402之前形成差分放大器电路210和250的反馈路径，以及将MOS晶体管220和260的端