>[0033]如图1A至图1C所示，晶片级热传感器封装体100包括衬底102。在实施方式中，衬底102可以包括硅晶片，例如半导体晶片、载体晶片、和/或集成电路芯片。在一个【具体实施方式】中，衬底102包括还没有被单一化的硅载体晶片。在一些示例中，衬底102可以包括在其中形成的集成电路。另外，衬底102可以包括在其中形成的电互连(例如，集成电路、再分布层、过孔、接触焊盘、金属布线等)。在实施方式中，可以在后续步骤中将腔室126蚀刻到衬底的与电介质膜104邻近的一部分中。在其它实施方式中，衬底102可以包括由第二帽式晶片148所限定的腔室126。在该实施例中，如图1F所示出，可以将衬底102蚀刻到背面(例如，远离热电堆叠置体122的侧)上以形成腔室126，并且可以将第二帽式晶片148放置在衬底102的背面上。
[0034]如图1A到IC所示，晶片级热传感器封装体100包括形成在衬底102上的电介质膜104。电介质膜104可以起到从衬底102延伸并且覆盖被蚀刻到衬底102中的腔室126的作用。在一些实施例中，电介质膜104可以包括二氧化硅(S12)。可以预期的是，其它材料可以用于电介质膜104。在一些实施方式中，电介质膜104可以包括一个或多个材料和/或层。在一个示例中，电介质膜104可以包括二氧化硅层、氮化硅层、以及二氧化硅层。电介质膜104还提供热结点(例如，本文中所述的吸收叠置体120)与冷结点(例如，衬底102的主体)之间的热传导，这可能在通过入射在晶片级热电堆传感器100上的电磁辐射(例如，光)吸收热量时在吸收叠置体120与衬底102的主体之间产生较高的温度差。
[0035]如图1A到IC所示，第一热电层106形成在电介质膜104的至少一部分之上，第一层间电介质108形成在第一热电层106和电介质膜104上，第二热电层110形成在第一层间电介质108的至少一部分上，并且第二层间电介质112形成在第二热电层110和第一层间电介质108上。在一个实施例中并且如图1C所示，第一热电层106和/或第二热电层110可以被配置为不连续的或者可以形成在电介质膜104和/或衬底102上的单独的位置中。第一热电层106和第二热电层110在被电耦合时形成晶片级热传感器封装体100的热电堆器件的热耦合。在实施方式中，第一热电层106和/或第二热电层110可以包括以下材料，例如:N掺杂多晶硅、P掺杂多晶硅、诸如铝或金等金属、和/或诸如BiTe、BiSb等合金半导体等。在实施方式中，第一层间电介质108和/或第二层间电介质112可以包括以下材料，例如:二氧化娃(Si02)、娃酸盐(例如，正硅酸乙酯(TEOS ))、磷硅酸玻璃(PSG)、硼磷硅玻璃(BPSG )、或它们的组合。
[0036]金属连接组件114随后形成在衬底102和/或热电堆叠置体122上和/或衬底102和/或热电堆叠置体122中。在实施方式中，金属连接组件114可以包括接触焊盘、通孔、再分布层106、金属线路等，并且可以电连接第一热电层106、第二热电层110、和/或接合焊盘116。接合焊盘116可以起到提供从晶片级热电堆传感器100到外部装置(例如，印刷电路板144)的电连接的作用。在实施方式中，金属连接组件114可以包括适合的导电材料以用于提供电互连特性。例如，金属连接组件114和/或接合焊盘116可以包括铝、或其它适合的材料。在具体实施例中，通过金属连接组件114将第一热电层106中的元件的多个组电耦合到第二热电层110中的元件，每一组形成热耦合。这些热耦合在被串联电耦合时形成热电堆传感器。热电堆传感器(例如，热电堆叠置体122)被配置为将热能转换成电能。在一个实施方式中，热电堆传感器可以基于长波长红外线(LWIR)发射而产生输出电压。
[0037]如图1A到IC中所示，钝化层118形成在第二层间电介质112之上并且充当热电堆叠置体122的最终钝化层。钝化层118可以包括以下材料，例如:Si02、PSG、TEOS、BPSG、氮化硅(SiN)等。在一个实施方式中，钝化层118包括用于使热电堆叠置体122的各层绝缘的磷硅酸玻璃(PSG)材料。在如图1A和IB所示的实施方式中，钝化层118包括形成在钝化层118中的至少一个沟槽和/或孔，所述沟槽和/或孔从形成在衬底102中的腔室126延伸到钝化层118的表面(例如，远离衬底102的侧)。
[0038]另外，钝化层118可以包括图案化的金属层(例如，钛、铝、铜等)，图案化的金属层可以形成吸收叠置体120。在一些实施方式中，这些图案化的金属层可以起到吸收更多的红外线能量并且产生额外的热量的作用。吸收叠置体120可以包括多种材料(例如，材料的层)并且可以向晶片级热电堆传感器100提供吸收和/或反射功能。在一个实施方式中，吸收叠置体120包括第一层、第二层(例如，η型多晶硅、非晶硅、锗等)、以及第三层(例如，钛)。在各种实施方式中，第一层可以包括提供反射特性的材料。例如，第一层可以包括具有从大约二十纳米到大约一百纳米的范围内的厚度的铝材料。在各种实施方式中，第二层可以包括提供波相移(例如，四分之一波相移)特性的长波长红外线(LWIR)材料。例如，第二层可以包括η型多晶硅材料、非晶硅材料、或锗，并且第二层可以具有从大约五百纳米到大约七百五十纳米的范围的厚度。在各种实施方式中，第三层包括提供吸收和/或反射特性的材料。例如，第三层可以包括具有从大约二纳米到大约五纳米的范围的厚度的钛材料。可以预期的是，吸收叠置体120可以包括其它附加层。
[0039]在如图1A所示的实施方式中，衬底102和/或热电堆叠置体122可以包括过孔136、过孔金属138、和/或再分布层140。在这些实施方式中，过孔136、过孔金属138、和/或再分布层140可以用作从接合焊盘116和热电堆叠置体122到外部装置(例如，印刷电路板144)的电连接。在如图1B所示的实施方式中，可以使用有线接合142构造将接合焊盘116和热电堆叠置体122親合到外部装置或印刷电路板144。
[0040]如图1A到IB和图1D所示，晶片级热传感器封装体100包括被配置为耦合到衬底102和热电堆叠置体122的帽式晶片组件124。在实施方式中，帽式晶片组件124包括晶片128。在实施例中，晶片128可以包括硅晶片，在所述硅晶片中形成了腔室146。腔室146还限定了空隙，在所述空隙中IR能量进入晶片级热传感器封装体100。在其它实施例中，晶片128可以包括不具有腔室146的硅晶片。另外，帽式晶片组件124可以包括设置在晶片128上的至少一个金属接合焊盘，其中，金属接合焊盘可以被配置为将帽式晶片组件124耦合到热电堆叠置体122。
[0041]帽式晶片组件124和晶片128还可以包括至少一个光学滤波器130、透镜、和/或至少一个金属层132。光学滤波器130可以设置在晶片128的一个或两个表面(例如，被配置为最靠近热电堆叠置体122和远离热电堆叠置体122的侧)上。光学滤波器130可以通过用作例如抗反射涂层来起到提高穿过晶片128和帽式晶片组件124的光和/或能量的作用。另外，光学滤波器130可以用于选择能够穿过帽式晶片组件124并且到达热电堆叠置体122的光/能量的波长。可以用于光学滤波器130的一些材料可以包括锗(Ge)、硅(Si)、硫化锌(ZnS)、砸化锌(ZnSe)、氟化钇(YF)等。在一些实施例中，光学滤波器130可以包括基于碳的顶层(例如，类金刚石的碳(DLC))，所述顶层设置在被配置为暴露于环境以变得耐划的表面上。诸如薄氧化物(例如，Si02、Y203等)等一些其它材料还可以用作基于碳的顶层。在一些实施例中，帽式晶片组件可以包括透镜，所述透镜被配置为充当能够通过折射来影响通过的光的透射式光学器件。在一个具体实施例中，帽式晶片组件124包括设置在热电堆叠置体122之上的透镜。可以预期的是，如由本领域技术人员所确定的，可以将透镜定位在帽式晶片组件124 中。
[0042]帽式晶片组件124和晶片128还可以包括设置在晶片128的至少一个表面(例如，被配置为最靠近热电堆叠置体122和远离热电堆叠置体122的侧)的至少一部分上的至少一个金属层132。在实施方式中，可以在光学滤波器130之前或之后设置金属层132。例如，可以利用设置在金属层132上的光学滤波器130来形成金属层132和/或将金属层132施加到晶片128的表面。在另一个示例中，金属层132可以设置在光学滤波器130上，光学滤波器130设置在晶片128的表面上。在又一个不例中，金属层132可以设置在晶片128的表面的仅一部分上。可以作为金属层132来实施的金属的一些示例可以包括铝、金、镍、钽、钛等、或这些金属的组合。可以预期的是，其它金属和/或合金可以用于金属层132。金属层132可以起到限定并且固定晶片级热传感器封装体100的视场(FOV)和能够到达热电堆传感器的光的角度的作用。
[0043]在一些实施方式中，金属叠置体134可以设置在晶片128和帽式晶片组件124上。在这些实施方式中，可以将至少一个金属叠置体134放置在晶片128上，晶片128被配置为将帽式晶片组件124与钝化层118和热电堆叠置体122耦合。在一个实施例中，金属叠置体134可以包括诸如金、镍、钽、铂、或它们的组合等金属。可以预期的是，其它金属也可以用在金属叠置体1