负电压生成器，该负电压生成器具有被配置为在旁路开关被激活时耦合到双极型晶体管的基极端子的输出端子。
[0056]—些实施例LNA模块的优点包括用以在输入RF信号具有高幅度时将LNA旁路的能力。在该情形中，将LNA旁路可以节约电流。包括较少和/或消除寄生反馈路径的“T”旁路开关的一些实施例的另一优点在于用以提供能够将LNA旁路同时在活跃模式中保持稳定操作的电路的能力。在其中开关不与LNA的输入串联耦合的实施例中，实现了更好的噪声性能，这是由于导致这样的串联开关的电阻的衰减并不劣化系统的噪声性能。一些实施例的另一优点包括更好的线性。
[0057]—些实施例的其他优点是较低的成本，这是由于使用相对不昂贵的双极型工艺来实现LNA的能力。
[0058]虽然已经参照说明性实施例描述了本发明，但是该描述不意在为按限制方式来理解。本发明的所说明的实施例以及其他实施例的各种修改和组合在参看了该描述的本领域技术人员而言是显而易见的。
【主权项】
1.一种电路，包括: 被置于第一集成电路上的低噪声放大器晶体管； 被置于第二集成电路上的单刀多掷(SPMT)开关，所述单刀多掷开关将多个模块输入端子耦合到所述低噪声放大器晶体管的控制节点；以及 被耦合在所述低噪声放大器晶体管的控制节点与所述低噪声放大器晶体管的输出节点之间的旁路开关，所述旁路开关包括被耦合在所述低噪声放大器晶体管的所述控制节点与中间节点之间的第一开关、被耦合在所述中间节点与所述低噪声放大器晶体管的所述输出节点之间的第二开关，以及被耦合在所述中间节点与第一参考节点之间的第三开关，其中所述第一集成电路和所述第二集成电路被置于一衬底上。2.根据权利要求1所述的电路，还包括控制电路，所述控制电路被配置为: 在活跃模式中，关断所述第一开关和所述第二开关，并且接通所述第三开关；并且 在旁路模式中，接通所述第一开关和所述第二开关，并且关断所述第三开关。3.根据权利要求1所述的电路，其中所述旁路开关被置于所述第一集成电路上。4.根据权利要求3所述的电路，其中: 所述第一集成电路包括被耦合到所述低噪声放大器晶体管的所述控制节点的二极管接法晶体管；并且 所述第二集成电路包括被耦合到所述二极管接法晶体管的电流源。5.根据权利要求4所述的电路，其中所述第一集成电路包括: 被耦合在所述单刀多掷开关与所述低噪声放大器晶体管的所述控制节点之间的第一親合电容器。6.根据权利要求1所述的电路，还包括被置于所述第二集成电路上的数字接口电路，所述数字接口电路具有被配置为被耦合到数字总线的输入端子和被耦合到所述旁路开关的控制端子的第一输出端子。7.根据权利要求6所述的电路，其中所述数字接口被配置为从所述数字总线接收串行数字命令。8.根据权利要求1所述的电路，其中所述旁路开关被置于所述第二集成电路上。9.根据权利要求8所述的电路，其中: 所述第一集成电路包括被耦合到所述低噪声放大器晶体管的所述控制节点的二极管接法晶体管；并且 所述第二集成电路包括被耦合到所述二极管接法晶体管的电流源。10.根据权利要求9所述的电路，其中: 所述第二集成电路包括被耦合在所述单刀多掷开关与所述低噪声放大器晶体管的所述控制节点之间的第一耦合电容器，以及被耦合在所述低噪声放大器晶体管的所述输出节点与所述模块的所述输出节点之间的第二耦合电容器。11.根据权利要求10所述的电路，其中所述第一集成电路还包括被耦合在所述低噪声放大器晶体管的输出节点与所述第一参考节点之间的串联LC电路，所述串联LC电路包括与第一电容器串联親合的第一电感器。12.根据权利要求8所述的电路，其中所述第一集成电路还包括被耦合到所述低噪声放大器晶体管的所述控制节点的二极管接法晶体管，以及 被耦合在所述低噪声放大器晶体管的输出节点与所述二极管接法晶体管之间的电流源。13.根据权利要求8所述的电路，其中所述第二集成电路还包括: 被耦合在所述单刀多掷开关与所述低噪声放大器晶体管的所述控制节点之间的第一耦合电容器；以及 被耦合在所述低噪声放大器晶体管的所述输出节点与所述模块的输出节点之间的第二耦合电容器，其中所述旁路开关的所述第二开关被连接到所述模块的所述输出端子。14.根据权利要求8所述的电路，其中所述第二集成电路还包括被耦合到所述低噪声放大器晶体管的所述控制节点和所述低噪声放大器晶体管的所述输出节点的偏置电路。15.根据权利要求14所述的电路，其中所述第二集成电路还包括被耦合在所述低噪声放大器晶体管的所述控制节点与所述旁路开关的所述第一开关之间的第一耦合电容器。16.根据权利要求14所述的电路，其中所述旁路开关的所述第二开关被连接到所述模块的输出节点，并且所述第二集成电路还包括被耦合在所述低噪声放大器晶体管的所述输出节点与所述模块的所述输出节点之间的第二耦合电容器。17.根据权利要求14所述的电路，其中所述第二集成电路还包括被耦合在所述旁路开关的所述第二开关与所述低噪声放大器晶体管的所述输出节点之间的第二耦合电容器，以及被耦合在所述低噪声放大器晶体管的所述输出节点与所述模块的输出节点之间的第三芳路电谷器。18.根据权利要求1所述的电路，还包括被耦合在所述低噪声放大器晶体管的参考节点与所述第一参考节点之间的第二电感器。19.根据权利要求1所述的电路，其中所述低噪声放大器晶体管包括双极型晶体管。20.一种操作模块的方法，所述模块包括被置于第一集成电路上的低噪声放大器晶体管、被置于第二集成电路上的单刀多掷(SPMT)开关，所述单刀多掷开关将多个模块输入端子耦合到所述低噪声放大器晶体管的控制节点，以及被耦合在所述低噪声放大器晶体管的控制节点与所述低噪声放大器晶体管的输出节点之间的旁路开关，所述旁路开关包括被耦合在所述低噪声放大器晶体管的所述控制节点与中间节点之间的第一开关、被耦合在所述中间节点与所述低噪声放大器晶体管的所述输出节点之间的第二开关，以及被耦合在所述中间节点与第一参考节点之间的第三开关，其中所述第一集成电路和所述第二集成电路被置于一衬底上，所述方法包括: 在活跃模式中，关断所述第一开关和所述第二开关，并且接通所述第三开关；以及 在旁路模式中，接通所述第一开关和所述第二开关，并且关断所述第三开关。21.根据权利要求20所述的方法，其中所述旁路开关被置于所述第一集成电路上。22.根据权利要求20所述的方法，其中所述旁路开关被置于所述第二集成电路上。23.—种模块，包括: 双极型晶体管芯片，所述双极型晶体管芯片包括双极型晶体管和被耦合在所述双极型晶体管的发射极与参考端子之间的第一电感器；以及 CMOS芯片，所述CMOS芯片包括: 包括多个模块输入端子的单刀多掷(SPMT)开关， 被耦合在所述单刀多掷开关的输出节点与所述双极型晶体管的集电极端子之间的旁路开关，所述旁路开关包括被耦合在所述单刀多掷开关的所述输出节点与中间节点之间的第一开关、被耦合在所述中间节点与所述双极型晶体管的所述集电极端子之间的第二开关，以及被耦合在所述中间节点与第一参考节点之间的第三开关， 被耦合在所述双极型晶体管的基极端子与集电极端子之间的偏置生成器，以及 第一耦合电容器，所述第一耦合电容器具有被耦合到所述单刀多掷开关的所述输出端子和所述旁路开关的第一端子，以及被耦合到所述双极型晶体管的所述基极端子的第二端子。24.根据权利要求23所述的模块，还包括第二耦合电容器，所述第二耦合电容器具有被耦合到所述旁路开关和所述模块的输出端子的第一端子，以及被耦合到所述双极型晶体管的所述集电极端子的第二端子。25.根据权利要求23所述的模块，还包括: 第二親合电容器，所述第二親合电容器具有被親合到所述旁路开关的第一端子和被親合到所述双极型晶体管的所述集电极端子的第二端子；以及 第三耦合电容器，所述第三耦合电容器具有被耦合到所述双极型晶体管的所述集电极端子的第一端子和被耦合到所述模块的输出端子的第二端子。26.根据权利要求23所述的模块，其中所述CMOS芯片包括被耦合在所述偏置生成器与所述双极型晶体管的集电极端子之间的第二电感器。27.根据权利要求23所述的模块，其中所述CMOS芯片还包括负电压生成器，所述负电压生成器具有被配置为在所述旁路开关被激活时耦合到所述双极型晶体管的所述基极端子的输出端子。
【专利摘要】根据实施例，一种电路包括：被置于第一集成电路上的低噪声放大器晶体管、被置于第二集成电路上的单刀多掷(SPMT)开关，以及被耦合在低噪声放大器晶体管的控制节点与低噪声放大器晶体管的输出节点之间的旁路开关。该SPMT开关将多个模块输入端子耦合到低噪声放大器晶体管的控制节点，并且旁路开关包括被耦合在低噪声放大器晶体管的控制节点与中间节点之间的第一开关、被耦合在中间节点与低噪声放大器晶体管的输出节点之间的第二开关，以及被耦合在中间节点与第一参考节点之间的第三开关。第一集成电路和第二集成电路被置于一衬底上。
【IPC分类】H03F1/26
【公开号】CN105680803
【申请号】
【发明人】N·伊尔科维, D·克雷尔, P·奥利维拉
【申请人】英飞凌科技股份有限公司
【公开日】2016年6月15日
【申请日】2015年12月4日