11中的每个可包括使用较长曝光时间控制的第一光电转换元件以及使用较短曝光时间控制的第二光电转换元件。换句话说，像素111中的每个可包括至少两个光电转换元件。
[0043]行ROWl至ROWn ( “η”是最小为4的自然数)可分别包括对在行ROWl至ROWn中排列的像素111的操作进行控制的控制线112-1至112-η。行控制器120可根据时序控制器160的控制，来生成用于控制行ROWl至ROWn中的像素111的操作的控制信号。行控制器120可以是行驱动器。
[0044]偏置电路113可分别连接到列线COLl至C0Lm(“m”是最小为4的自然数)。偏置电路113中的每个可用作恒流源。
[0045]放大器电路130可接收并放大从列线COLl至COLm输出的像素信号。在列线COLl至COLm中的每条列线中排列的像素111可被连接到相应的列线COLl至COLm之一。放大器电路130可包括放大器130-1至130-m。放大器130-1至130_m中的每个可接收并放大从列线COLl至COLm中的每条列线输出的像素信号。
[0046]斜坡信号生成器135可根据时序控制器160的控制来生成随时间从与计数器150-1至150-m的最大计数值相应的电平单调变化到与计数器150-1至150_m的最小计数值相应的电平的斜坡信号Vramp。此时，斜坡信号生成器135生成用于从高码确定的斜坡信号 Vramp。
[0047]此外，斜坡信号生成器135可根据时序控制器160的控制来生成随时间从与计数器150-1至150-m的最小计数值相应的电平单调变化到与计数器150-1至150_m的最大计数值相应的电平的斜坡信号Vramp。此时，斜坡信号生成器135生成用于从低码确定的斜坡信号Vramp 0
[0048]虽然斜坡信号生成器135被示出和描述为参考信号生成器的示例，但是参考信号生成器不受限于斜坡信号生成器135。参考信号生成器可以是能生成用于从高码确定或从低码确定的参考信号的任何类型的信号生成器。随后，将参照图3至图6详细地描述斜坡信号生成器135的结构和操作。
[0049]比较器电路140可将由放大器电路130放大的模拟信号转换为数字信号。比较器140可包括比较器140-1至140-m。比较器140-1至140_m中的每个可基于斜坡信号Vramp，将从放大器130-1至130-m之一输出的模拟信号转换为数字信号。
[0050]比较器140-1至140-m中的每个可输出比较信号，其中，当斜坡信号Vramp的电平等于放大器130-1至130-m之一的输出信号的电平时，比较信号从第一电平转换到第二电平。可根据从像素111之一输出的像素信号的电平来确定比较信号的电平转换时间。第一电平可以是高电平或者低电平，而第二电平可以是另一电平。
[0051]时钟信号生成器145可生成应用到计数器电路150的时钟信号CLK。可通过时序控制器160来控制时钟信号CLK的生成时序和频率。计数器电路150可包括计数器150-1至150-m以及存储器152-1至152_m。计数器150-1至150_m中的每个可响应于时钟信号CLK来对从比较器140-1至140-m输出的比较信号的电平转换时间进行计数，并且可输出计数值CNTV。
[0052]计数器150-1至150-m中的每个可被实现为加法计数器或减法计数器。假设计数器150-1至150-m在当前实施例中是加法计数器。换句话说，计数器150-1至150_m中的每个可输出到比较信号的电平转换时间为止顺序增加的计数值CNTV，并且可在电平转换时间保持计数值CNTV。
[0053]然而，当计数器150-1至150-m被实现为减法计数器时，计数器150-1至150_m可以以与加法计数器相反的方式来工作。计数器150-1至150-m可被实现为K位(bit)加法计数器，其中，K是最小为2的自然数。例如，计数器150-1至150-m可以是10位加法计数器或12位加法计数器，但是不限于此。
[0054]存储器152-1至152-2中的每个可存储从计数器150-1至150_m中的每个输出的计数值CNTV。存储器152-1至152-2中的每个可被实现为静态随机存取存储器(SRAM)、锁存器、触发器或它们的组合，但是本发明构思不受限于当前的实施例。当计数值CNTV由K位构成时，存储器152-1至152-2中的每个可存储K位。可通过时钟信号生成器145或时序控制器160来生成用于控制存储器152-1至152-2的操作的时钟信号。时钟信号可不同于时钟信号CLK。
[0055]时序控制器160可生成用于控制行控制器120、斜坡信号生成器135、时钟信号生成器145、计数器电路150以及列控制器170的操作的控制信号。可根据在寄存器REG中存储的值来控制时序控制器160的操作。在寄存器REG中存储的值可被外部装置程序化或设置。
[0056]列控制器170可根据时序控制器160的控制对在存储器152_1至152_m中的每个中存储的计数值CNTV的输出时序进行控制。存储器152-1至152-m可根据列控制器170的控制，将计数值CNTV顺序输出到输出电路180。
[0057]在从高码确定期间，输出电路180可从存储器152-1至152_m之一接收计数值CNTV，并且可基于计数值CNTV、最大复位计数值res_max以及最大图像信号计数值sig_max来生成最终计数值OUT。将参照图5A至图6B详细地描述输出电路180的操作。然而，在从低码确定期间，输出电路180可输出来自储器152-1至152-m之一的计数值CNTV作为最终计数值OUT。
[0058]可从时序控制器160输出最大复位计数值res_max和最大图像信号计数值sig_max ο最大复位计数值res_max和最大图像信号计数值sig_max可被存储在能被时序控制器160访问的寄存器REG中。
[0059]图2是根据本发明构思的一个示例性实施例的图1中所示的像素111的电路图。参照图1和图2，在图1中所示的像素111中，结构和操作大体上相同或相似。像素111可包括一个光电转换元件ro和四个晶体管TX、RX、SF和SX。根据另一示例性实施例，像素111可包括一个光电转换元件ro以及三个或五个晶体管。
[0060]光电转换元件ro可被实现为光电二极管、光电晶体管、光电门或钉扎光电二极管(pinned photod1de)。光电转换元件F1D可响应于通过滤光器的光来生成电荷(例如，电子和/或空穴)。滤光器可以是红色滤光器、绿色滤光器或蓝色滤光器，但是不限于此。参考字符Vpix可指示工作电压，参考字符VSS可指示对地电压。
[0061 ] 传输晶体管TX可响应于传输控制信号TG，来将由光电转换元件ro生成的电荷传输到浮动扩散区(floating diffus1n reg1n) FD。复位晶体管RX可响应于复位信号RS来复位浮动扩散区FD。源极跟随器SF可响应于与在浮动扩散区FD积累的电荷相应的电压，来执行源极跟随。选择晶体管SX可响应于选择信号SEL，将从源极跟随器SF输出的信号作为像素信号输出到相应的列线COLi (I彡i彡m)。
[0062]可通过由时序控制器160控制的行控制器120来控制启用或禁用控制信号TG、RS和SEL的时序。启用可以是从低电平转换到高电平或者从高电平转换到低电平，而禁用可以是相反的转换。控制信号TG、RS和SEL可通过在各个行ROWl至ROWn中排列的控制线112-1至112-η被发送到像素111。
[0063]图3是图1中所示的斜坡信号生成器135的示例135Α的电路图。参照图3，斜坡信号生成器135Α可被实现为电流数模(DA)转换器型斜坡信号生成器。例如，斜坡信号生成器135Α可使用电流镜来生成斜坡信号Vramp。比较器COMP可比较参考电压VREF与反馈电压Vfed，并生成与比较结果相应的开关信号BP。
[0064]在偏置分支中包括的晶体管Pl至P3被串联地连接在用于提供工作电压VDDA的第一线与第一节点135-1之间。参考电阻器Rref被连接在第一节点135-1与用于提供对地电压VSSA的第二线之间。参考电流IREF流经参考电阻器Rref。
[0065]在第一镜像分支中包括的P沟道金属氧化物半导体(PMOS)晶体管P11、P21和P31被串联地连接在第一线与第二节点135-2之间。在第二镜像分支中包括的PMOS晶体管P12、P22和P32被串联地连接在第一线与第二节点135-2之间。在第k( “k”是最小为3的自然数)镜像分支中包括的PMOS晶体管Plk、P2k和P3k被串联地连接在第一线与第二节点135-2之间。负载电阻器Rload被连接在第二节点135-2与第二线之间。虽然PMOS晶体管Pl至P3、P11至Plk、P21至P2k以及P31至P3k被示出在图3中，但它们仅是示例。
[0066]可从时序控制器160输出控制信号VCASP、VSW以及VSWl至VSWk。控制信号VCASP、VSff以及VSWl至VSWk的启用时序和禁用时序可由时序控制器160控制。假设偏置信号BP、VCASP以及VSW处于低电平。因此，PMOS晶体管Pl至P3、P11至Plk以及P21至P2k可被导通。
[0067]在第一情况CASEl下，开关信号VSWl至VSWk可在第一时间点Tl之前处于高电平H，因此，PMOS晶体管P31至P3k保持在截止状态。当开关信号VSWl在第一时间点Tl从高电平H转换到低电平L时，仅PMOS晶体管P31被导通。因此，与参考电流IREF相应的第一镜像电流通过第一镜像分支流入负载电阻器Rload。作为结果，通过第一镜像电流和负载电阻器Rload的电阻来确定斜坡信号Vramp的电平。
[0068]当开关信号VSW2在第二时间点T2从高电平H转换到低电平L时，PMOS晶体管P32被导通。因此，与参考电流IREF相应的第二镜像电流流入第二镜像分支，并且与第一镜像电流和第二镜像电流的和相应的电流Iload流入负载电阻器Rload。换句话说，与2X IREF相应的电流11oad流入负载电阻器Rload。因此，通过2 X IREF和负载电阻器Rload的电阻来确定斜坡信号Vramp的电平。
[0069]当开关信号VSWk在第k时间点Tk从高电平H转换到低电平L时，PMOS晶体管P3k被导通。因此，与参考电流IREF相应的第k镜像电流流入第k镜像分支，并且与第一镜像电流至第k镜像电流的和相应的电流Iload流入负载电阻器Rload。换句话说，与kX IREF相应的电流11 oad流入负载电阻器Rload。因此，通过k X IREF和负载电阻器Rl oad的电阻来确定斜坡信号Vramp的电平。
[0070]换句话说，当PMOS晶体管P31至P3k被顺序地导通时，斜坡信号生成器135A可生成随时间单调增大的斜坡信号Vramp。斜坡信号生成器135A可生成能被用于从高码确定的斜坡信号Vramp。假设PMOS晶体管P31至P3k具有相同的物理特性。
[0071]在第二情况CASE2下，开关信号VSWl至VSWk在第一时间点Tl之前处于低电平L，因此，PMOS晶体管P31至P3k保持在导通状态。换句话说，在第一时间点Tl之前，与kXIREF相应的电流Iload流入负载电阻器Rload，因此，通过流入负载电阻器Rload的电流IloacK = kXIREF)和负载电阻器Rload的电阻来确定斜坡信号Vramp的电平。
[0072]当开关信号VSWl在第一时间点Tl从低电平L转换到高电平H时，仅PMOS晶体管P31被截止。因此，在第一镜像分支中未生成与参考电