限流电路的制作方法
【技术领域】
[0001] 本发明总体上涉及包括限流晶体管的限流电路(也普遍称为"热插拔电路"或"突 入电流限制器"）的领域，具体涉及控制晶体管以限制可能在例如当限流电路连接至现场背 板时或响应于输入电压瞬变时出现的突入电流。
【背景技术】
[0002] 很多应用中出现了限制电流的需要，例如，用于提供对所谓"热调换"或"热拔插" 组件的保护，其中用户可以在不中断其操作的情况下将其连接至计算机系统。例如，突入电 流限制的需要通常出现在插入式(plug-in)集成电路板中，例如，需要安全连接至诸如48V 总线的现场背板的电信/数据通信插入式板。由于通常设置在插入式板上的输入电容器可 能在其充电时从背板汲取高瞬变电流，需要对这些电容器的充电进行电流限制，以避免高 瞬变电流引起的各种不期望的后果，例如，背板电压的下降，连接器、迹线或电路板电路中 的其他组件的损坏，或者可能和背板相连的任何其他电路板中的断路器的跳闸。还可能需 要电流限制，以避免由输入电压瞬变引起的可能在电路板连接至背板后出现的过高突入电 流。参考图1，将描述提供这些保护功能的常规限流电路的结构和操作。
[0003] 图1是具有常规限流电路200的插入式板100的示意图，所述限流电路200用于将现 场背板300连接至负载电路，所述负载电路设置为例如隔离式DC/DC转换器模块400和下游 低压电路500的形式。负载电路的输入电容用连接在DC/DC转换器模块400的输入之间的输 入电容器C in表示。该示例中，限流电路200中的限流组件是晶体管Q1，所述晶体管Q1与位于 限流电路200的输入端子210和限流电路200的输出端子220之间的电流感测电阻器R S串联， 从而在导通时提供端子210和220之间的电流路径。该示例中，晶体管Q1提供为功率金属氧 化物半导体场效应晶体管(M0SFET)的形式，但作为备选可以使用另一类型的晶体管，例如 绝缘栅极双极性晶体管（IGBT)。
[0004] 热插拔控制器230控制晶体管Q的开关和导通状态沟道电阻，所述插拔控制器230 配置为监视晶体管的漏极-源极电流Ids(通过监视电流来感测电阻器Rs两端的电压)并可操 作在限流模式中，以便当晶体管的漏极-源极电流（以下称为晶体管电流)达到预设值I DSmax 时对其进行限制。控制器230使用其中的反馈控制机制来限制IDS，以基于监视的电流控制晶 体管Q1的栅极，以便将Ids保持在预设值I DSmax以下。限流期间，晶体管Q1的载流沟道两端的 电压将在值的范围上变化。例如，当插入式板100连接至背板300时，大部分背板电压V B将初 始地下降在限流晶体管Q1上，并且然后晶体管Q1两端的电压将随输入电容器Cin充电而降 低。
[0005] 限流期间，晶体管Q1耗散的功率可能超过晶体管可以耗散且不遭受使其性能变差 的任何损坏的最大功率pmax。为保护晶体管Q1不被这种方式损坏，该示例中，通过监视晶体 管Q1的漏极-源极电压V DS，并且控制晶体管的栅极以不仅确保Ids不超过预设值IDSmax且监视 的电压V DS和监视的电流Ids的乘积不超过最大功率PMAX，控制器230可以执行限流期间不可 被超过的最大功率限制。
[0006] 更具体地，当晶体管两端的电压变化时，通过改变由其反馈控制机制使用的目标 电流值，控制器230限制功率耗散，使得晶体管Q1耗散的功率不超过最大允许水平P max。因 此，当VDS在限流模式操作期间降低时，控制器的反馈控制机制使用的目标电流值最多上升 至预设值I DSmax，而晶体管的功率耗散在更高的VDS值被限制为Pmax。当晶体管Q1两端的电压 进一步降低时，目标电流值保持在I DSmax，以确保晶体管电流IDS保持在安全限内。
[0007] 该示例中，作为额外的保护性措施，控制器230可以允许晶体管Q1执行的电流限制 仅在设置的时间段中进行。在电流限制已执行设置的时间段（以下称为晶体管的"导通(0N) 时间"）后，控制器230在一时间段中将晶体管Q1截止(OFF)，以允许晶体管Q1冷却，然后，直 到输入电容器C in被充分充电前，可以重复限流导通再冷却的这一循环，使得Ids不过高以致 控制器230在限流模式下操作。
[0008] 上述类型的限流电路（以下称为"类型Γ)提供在许多商业可用的热插拔控制器板 中，例如，德州仪器公司（Texas Instruments)LM5067EVAL评估板。
[0009] 在例如Linear Technology热插拔控制器LTC4252中使用了第二种类型的限流电 路（以下称为"类型2"），其结合随VDS上升而降低的可变晶体管导通时间来施加电流限制(但 无功率限制(如上述示例中））。
[0010] 在第三种类型的限流电路（"类型3"，us 7,408,755 B1提供其示例）中，在限流模 式的操作期间，使用具有可变晶体管导通时间的电流限制(但无功率限制(如上述第一种类 型的限流电路中））。然而，在该示例中，针对最高为预定阈值的V DS值，限流期间使用的晶体 管导通时间被设置为固定值，并在更高的VDS值处随着VDS上升而降低。
【发明内容】
[0011] 本发明人研究了以上概述的在现有类型限流电路中使用的晶体管控制方案，认识 至|J:对于限流模式操作期间可能遇到的许多晶体管电压V DS，所有这些控制方案都使晶体管 耗散了比其能安全耗散的能量更少的能量。因此，当限流电路将背板连接至具有高输入电 容的负载，继而如上所述在连接期间执行数次导通和冷却循环时，输入电容的充电不必要 地慢。未能充分利用晶体管能量耗散能力的另一个后果是，晶体管往往过大，由此增加了制 造成本并浪费了宝贵的板上空间。为进一步帮助理解，将参考图2进一步说明晶体管的脉冲 能量能力。
[0012] 图2示出了以M0SFET(具体为NXP半导体N.V公司生产的PSMN013-100YSE M0SFET) 为示例形式的、可在限流应用中使用的晶体管的脉冲能量能力，其中，通过实验或检查晶体 管的安全操作区（S0A)图，可以直观地确定该能力。更具体地，图2中的曲线示出了在不遭受 损害的情况下M0SFET可以耗散的能量的最大量Emax，作为当对M0SFET的栅极施加lms电压脉 冲时所施加的漏极-源极电压的函数。该示例中，在Vds低于约40V的第一电压区（"电压区Γ) 中，M0SFET可以安全耗散（即，不遭受对其性能产生可观察影响的任何损坏）的能量的最大 量为约900MJ，和Vds的值无关。然而，在V DS>40V的第二电压区（"电压区2"）中，Emax随Vds上升 而降低，如图2所示。Emm在更高的V DS值处降低是因M0SFET进入正反馈区域而引起的，其中 M0SFET阈值电压的温度相关偏移使其沟道电阻呈现出正温度系数;这导致M0SFET的电阻性 发热，增加了针对给定Vds值的Ids，由此进一步对M0SFET进行加热，可能导致热崩溃。电压区 2中的M0SFET的行为依赖于M0SFET的瞬时热阻抗，所述瞬时热阻抗随脉冲持续时间而改变。 然而，发明人认识到，就突入电流限制应用的时间尺度而言（典型地，从约0.5ms至约2ms)， 图2中示出的lms脉冲的脉冲能量能力曲线提供了 Emax的良好指示，作为针对控制器230可以 使用的所有晶体管导通时间的Vds的函数。
[0013] 图3示出了在上述每一类型的常规限流电路中，在限流模式的操作期间限流晶体 管Q1耗散的能量如何随漏极-源极电压而改变。在所有这些情形中，对晶体管的栅极施加单 驱动脉冲，其幅值和持续时间由控制器230以上述相应方式来控制。在施加栅极驱动脉冲期 间，这些示例中的晶体管Q1两端的电压在值的范围内改变，所述值的范围相对于电压区1和 电压区2的宽度较小并且可近似恒定。当放宽该近似时，可以获得类似的图，其中耗散的能 量被绘制为表示限流期间的V DS的值的函数，例如漏极-源极电压的起始值VDSl或者VDS的平 均值(均值或中值)的函数。
[0014] 如图3所示，上文讨论的第一类型(类型1)常规限流器施加电流限制和功率限制， 并使用固定的晶体管导通时间。因而，在较高的V DS值处，控制器230控制晶体管Q1的栅极以 防止晶体管Q1耗散的功率超过Pmax，使得耗散能量（"脉冲能量"）不依赖于Vds。在较低的Vds 值处，控制器230控制晶体管Q1的栅极以防止Ids超过IDSmax，使得耗散功率随Vds线性增加。因 此，类型1限流器的脉冲能量曲线具有Vds ? 35V处的膝部。
[0015] 在上述第二类型（类型2)的常规限流器的情形中，其以随1/VDS而改变的晶体管导 通时间来施加电流限制(但无功率限制），晶体管Q1耗散的能量不依赖于Vds。
[0016] 此外，在上述第三类型（类型3)的常规限流器的情形中，其以具有近似为A/(max (VDS-V'，0)+B)的变化的晶体管导通时间来施加电流限制(但无功率限制），其中V'是固定的 电压值，A和B是常数，当V DS<V'时，脉冲能量随Vds而线性增加，然后随Vds增加而降低，如图3 所示。
[0017] 从图3可以认识到，就以上讨论的所有三种类型的常规限流电路而言，晶体管Q1耗 散的能量达不到其在对于限流期间可被覆盖的全部Vds的范围（即，从任何V DSl值至刚截止前 在晶体管两端出现的最终漏极-源极电压）同时还保持在由M0SFET脉冲能量能力曲线（图3 中标为"M0SFET"）设置的安全限内的情况下所能达到的高度。认识到常规限流电路的这一 缺点，设计本发明的限流电路，其在限流模式下，针对电路操作期间可被覆盖的任何Vds的范 围，更好地发掘了晶体管能量耗散潜力，其中，作为Vds的函数的晶体管导通时间与晶体管的 脉冲能量能力曲线更好地匹配。图4中示出了本发明的两个实施例（下文详细描述）中由晶 体管耗散的脉冲能量的图，并且观察到比图3所示的图更接近地匹配晶体管的脉冲能量能 力曲线。
[0018] 具体地，发明人已设计一种限流电路，包括:连接在限流电路的输入端子和限流电 路的输出端子之间的晶体管；以及控制器，所述控制器被配置为监视流过晶体管的电