中、高压变频调速双cpu控制系统的制作方法
【技术领域】
[0001 ]本实用新型涉及变频调速技术领域，具体涉及一种中、高压变频调速双CPU控制系统。
【背景技术】
[0002]目前，中、高压变频调速装置是利用功率单元串联，将多级低压功率单元串联起来实现高压输出。其中该方案输出电压谐波小，提高电机寿命和降低电磁干扰等。另外，在功率单元级联式的中、高压变频调速装置中，控制器用来完成电机控制策略、多电平脉冲宽度(PWM)算法，光纤串行通信、上位机通信、数字量/模拟量的输入输出处理等任务。控制器的实时性及处理能力极大的决定了整个系统电机控制的可靠性、稳定性。
[0003]现有技术中的控制器主要包括:主控单元和多个外围控制单元。其中，外围控制单元是具备一定逻辑处理能力的单元，例如:03?、41?/[、？?64、0?0)等。每个外围控制单元负责一个功率单元的控制，所有的外围控制单元直接与主控制单元进行数据通信，主控单元发挥着总指挥的作用，即主控单元发送控制命令给各个外围控制单元，外围控制单元接收到主控单元的指令后通过光纤通信发送控制指令给各个功率单元。外围控制单元发送单元控制命令给各个功率单元，同时处理功率单元反馈过来的运行状态信息，再反馈给主控单元。
[0004]由于控制器只能串行的执行指令，对功率单元发HVM波控制的同步性差，因此，导致各个功率单元动作时间误差大，且控制性能不理想，成本高、可靠性低。
【实用新型内容】
[0005]针对现有技术中存在的缺陷，本实用新型的目的在于提供一种中、高压变频调速双CPU控制系统。
[0006]为达到以上目的，本实用新型采取的技术方案是:
[0007]—种中、高压变频调速双CPU控制系统，其特征在于:包括算法DSP主控芯片、逻辑DSP主控芯片、双口 RAM芯片、功率单元和FPGA主控芯片，
[0008]算法DSP主控芯片，其与所述FPGA主控芯片相连，其将电机的V/F或矢量控制的逆变调制波指令传送至所述FPGA主控芯片，并周期性地读取所述FPGA主控芯片内的封锁PWM波命令；
[0009]逻辑DSP主控芯片，其与所述FPGA主控芯片相连，其将电机的逻辑控制命令发给所述FPGA主控芯片，并周期性地读取所述FPGA主控芯片内的各个所述功率单元的运行状态信息;
[0010]双口 RAM芯片，其分别与所述算法DSP主控芯片、所述逻辑DSP主控芯片相连，用于所述算法DSP主控芯片与所述逻辑DSP主控芯片之间的数据通信；
[0011]FPGA主控芯片，其分别与所述算法DSP主控芯片、逻辑DSP主控芯片以及各个所述功率单元相连；
[0012]功率单元，其通过光纤接口连接所述FPGA主控芯片，其接收所述FPGA主控芯片输出的各个所述功率单元对应的PWM波，并将其运行状态信息发送给所述FPGA主控芯片。
[0013]在上述技术方案的基础上，所述FPGA主控芯片包括第一SRAM模块、PWM波发生模块、第二 SRAM模块、单元信息处理模块、单元通信处理模块，
[0014]第一SRAM模块，其与所述算法DSP主控芯片双向连接，且接收所述算法DSP主控芯片发送的电机的V/F或矢量控制的逆变调制波指令，并向所述算法DSP主控芯片发送所述封锁波PWM命令；
[0015]Pmi波发生模块，其输入端分别与所述第一 SRAM模块的输出端和所述单元信息处理模块的输出端相连，其输出端分别与所述第一 SRAM模块的输入端和所述单元通信处理模块的输入端相连，其接收所述第一 SRAM模块输出的所述电机的V/F或矢量控制的逆变调制波指令和所述单元信息处理模块输出的封锁PWM波命令，将所述逆变调制波与其内设定的载波进行比较，生成各个功率单元的PWM波，将所述PWM波输出给所述单元通信处理模块；
[0016]第二SRAM模块，其与所述逻辑DSP主控芯片双向连接，其接收所述逻辑DSP主控芯片发送的电机的逻辑控制命令，及向所述逻辑DSP主控芯片发送各个所述功率单元的运行状态信息；
[0017]单元信息处理模块，其输入端分别与所述单元通信处理模块的输出端和所述第二SRAM模块的输出端相连，其输出端分别与所述HVM波发生模块的输入端和所述第二 SRAM模块的输入端相连，且接收所述单元通信处理模块转发的各个所述功率单元的运行状态信息，并向所述第二 SRAM模块转发运行状态信息，并所述PffM波发生模块发送封锁PffM波命令；
[0018]单元通信处理模块，其与各所述功率单元双向连接，其转发所述PWM波发生模块生成的各个所述功率单元对应的PWM波，其转发所述功率单元的运行状态信息至所述单元信息处理模块。
[0019]在上述技术方案的基础上，所述逻辑DSP主控芯片设有多组接线端口，所述接线端口分别连接HM1、上位机、用户控制1信号模块、模拟量输入输出模块和系统控制1信号模块。
[0020]在上述技术方案的基础上，所述算法DSP主控芯片内设有数据采集装置，所述数据采集装置用于采集变频调速装置的输入电压、输入电流、输出电压、输出电流和电机转速反馈信号。
[0021]与现有技术相比，本实用新型的优点在于:
[0022]I本实用新型通过算法DSP主控芯片和逻辑DSP主控芯片并行工作，并分别独立负责算法或逻辑控制任务，从而有效地提高了控制系统的可靠性，实时性比现有技术中控制器只能串行执行指令的异步串行通信高；另外，由于FPGA主控芯片可以同时对各个功率单元发送PffM波和逻辑控制命令，从而保证了各个功率单元控制的同步性，提高了系统的稳定性。
[0023]2本实用新型中FPGA主控单元包括SRAM模块A和第二 SRAM模块，从而使得算法DSP主控芯片和逻辑DSP主控芯片可以同时对SRAM模块A和第二 SRAM模块进行读写操作而不发生冲突，读写时间仅仅需要十几纳秒。
【附图说明】
[0024]图1为本实用新型的系统原理图。
[0025]图2为本实用新型的系统结构示意图。
[0026]图3为本实用新型【具体实施方式】的控制方法的流程图。
[0027]图中:11-算法DSP主控芯片，12-FPGA主控芯片，13-逻辑DSP主控芯片，14-双口 RAM芯片，15-功率单元，121-第一 SRAM模块，122-PWM波发生模块，123-第二 SRAM模块，124-单元信息处理模块，125-单元通信处理模块。
【具体实施方式】
[0028]以下结合附图及实施例对本实用新型作进一步详细说明。
[0029]参见图1所示，一种中、高压变频调速双CPU控制系统，包括算法DSP主控芯片11、逻辑DSP主控芯片13、双口 RAM芯片14、功率单元15和FPGA主控芯片12，
[0030]算法DSP主控芯片11，其与FPGA主控芯片12和双口 RAM芯片14相连，其用于将电机的V/F或矢量控制的逆变调制波指令传送至FPGA主控芯片12，其周期性地读取FPGA主控芯片12内的封锁PffM波命令;其周期性地读取中、高变频调速装置运行的频率、输入电流、输入电压、电网频率、输出电流、输出电压与输入输出侧故障信息，并写入双口RAM芯片14中，周期性读取双口 RAM芯片14中的逻辑控制命令、目标频率、控制方式；
[0031]逻辑DSP主控芯片13，其与FPGA主控芯片12和双口 RAM芯片14相连，其用于将电机的逻辑控制命令发给FPGA主控芯片12，其周期性地从FPGA主控芯片12中读取各个功率单元15的运行状态信息如输入电压、目标频率、控制方式，周期性的将对电机的逻辑控制命令、目标频率、控制方式写入双口 RAM芯片14中，周期性的读取双口 RAM芯片14中的中、高变频调速装置运行的频率、输入电流、输入电压、电网频率、输出电流、输出电压与输入输出侧故障信息；
[0032]双口RAM芯片14，其分别与算法DSP主控芯片11、逻辑DSP主控芯片13相连，算法DSP主控芯片11周期性的把中、高变频调速装置运行的频率、输入电流、输入电压、电网频率、输出电流、输出电压与输入输出侧故障信息写入双口RAM芯片14中，逻辑DSP主控芯片13周期性地将对电机的逻辑控制命令、目标频率、控制方式写入双口RAM芯片14中，用于算法DSP主控芯片11与逻辑DSP主控芯片13之间的数据通信；
[0033]FPGA主控芯片12，其分别与算法DSP主控芯片11、逻辑DSP主控芯片13以及各个功率单元15相连，将电机的V/F或矢量控制的逆变调制波指令与其内部设定的载波做比较，生成各个功率单元15对应的PWM波，将电机的逻辑控制命令，与接收的各个功率单元15的故障信息进行综合逻辑判断产生封锁PWM波命令，用于实现对电机的起、停、正转、反转、加速减速的逻辑控制；
[0034]功率单元15，其通过光纤接口连接FPGA主控芯片12，其接收FPGA主控芯片12输出的各个功率单元15对应的PWM波，控制各个功率单元15内开关管的导通与截止，实现电机的V/F或矢量控制，并将其运行状态信息如各个功率单元15的输入电压、母线电压、故障信息发送给FPGA主控芯片12;
[0035]其中，FPGA主控芯片12包括第一SRAM模块121、PWM波发生模块122、第二SRAM模块123、单元信息处理模块124、单元通信处理模块125，
[0036]第一SRAM模块121，其与算法DSP主控芯片11双向连接，用于接收算法DSP主控芯片11发送的对电机的V/F或矢量控制的逆变调制波指令，及向算法DSP主控芯片11发送封锁波PffM命令；
[0037]PffM波发生模块122，其输入端分别与第一 SRAM模块121的输出端和单元信息处理模块124