一种便携式彩超装置及彩超系统的制作方法

本发明涉及电子技术领域，特别涉及一种便携式彩超装置及彩超系统。

背景技术：

现有的笔记本式彩超通常采用如图1所示硬件架构，其中的发射单元（内设有发射/接收开关）通常采用3电平或5电平芯片，型号如hdl5584、hdl5585等；接收单元通常采用8通道芯片，型号如afe5805、afe5808、ad927x等。这些芯片对应集成了lna（低噪音放大器）、vcat（电压控制衰减器）、pga（可编程增益放大器）、adc（模数转换器）、lvds（低电压差分信号）接口、cw-mixer（cw混波器，即连续多普勒混波器）等，非常适合笔记本式彩超的应用。

但是，这些芯片无一例外都不具备解调器（demodulator）。数字rf（射频）信号进入fpga（现场可编程门阵列）后只能采用传统波束合成方法（rf域的波束合成），即延迟（粗延迟+细延迟）、相加、解调等，聚焦精度取决于adc的采样频率和细延迟电路，极大程度增加了fpga的设计难度和复杂度。并且，由于fpga内部字长的限制，设计解调器的fir(finiteimpulseresponse)滤波器的性能将大打折扣，严重影响图像的动态范围及空间分辨率。

同时，上述硬件架构若要在i/q域作波束合成，需要在fpga内为每个通道设计i/q分离、fir滤波、抽取等电路，将占用大量fpga资源，特别是通道数较大且考虑字长精度等因素时，进行电路设计几乎是不可能的方案。而fpga预处理后的数据经pcie(peripheralcomponentinterconnectexpress)接口或usb3.0接口传给电脑或智能终端。这种架构需要高速数据传输协议，对电脑或智能终端的性能及其接口性能要求非常高。另外，该硬件架构中没有设计探头切换电路，一般只支持一个探头连接器，切换探头时需要掉电后再更换其他探头，不能实现探头热拔插，应用不方便。

因而现有技术还有待改进和提高。

技术实现要素：

鉴于上述现有技术的不足之处，本发明的目的在于提供一种便携式彩超装置及彩超系统，以解决现有笔记本式彩超系统不能实现探头热拔插的问题。

为了达到上述目的，本发明采取了以下技术方案：

一种便携式彩超装置，连接探头切换装置和pc机，其包括收发隔离单元、接收单元、处理单元和接口单元：所述收发隔离单元连接接收单元、处理单元和探头切换装置，处理单元连接接收单元和接口单元，接口单元外接pc机；

所述处理单元根据探头切换装置反馈的识别信号来检测探头的拔插状态并控制探头切换装置使能对应的探头，还输出发射驱动控制信号给收发隔离单元；

所述收发隔离单元根据发射驱动控制信号产生发射激励信号并传输给探头切换装置，还将接收的回波信号传输给接收单元；

所述接收单元对回波信号进行放大、压缩、对数处理、iq解调及模数转换后输出对应的lvds数据给处理单元；

所述处理单元对lvds数据进行通道整序、波束合成、血流提取与图像处理后输出对应的超声数据；

所述接口单元将预处理后的超声数据传输给pc机。

所述的便携式彩超装置中，所述收发隔离单元包括第一超声收发芯片u1、第二超声收发芯片、第三超声收发芯片、第四超声收发芯片；

所述第一超声收发芯片的tr0脚、tr1脚、cc0脚、cc1脚、en脚、in_p1脚至in_p8脚、in_n1脚至in_n8脚均连接处理单元；第一超声收发芯片的hvout1脚至hvout8脚均连接探头切换装置；第一超声收发芯片u1的lvout1脚至lvout8脚均连接接收单元；

所述第二超声收发芯片的tr0脚、tr1脚、cc0脚、cc1脚、en脚、in_p1脚至in_p8脚、in_n1脚至in_n8脚均连接处理单元；第二超声收发芯片的hvout1脚至hvout8脚均连接探头切换装置；第二超声收发芯片的lvout1脚至lvout8脚均连接接收单元；

所述第三超声收发芯片的tr0脚、tr1脚、cc0脚、cc1脚、en脚、in_p1脚至in_p8脚、in_n1脚至in_n8脚均连接处理单元；第三超声收发芯片的hvout1脚至hvout8脚均连接探头切换装置；第三超声收发芯片u3的lvout1脚至lvout8脚均连接接收单元；

所述第四超声收发芯片的tr0脚、tr1脚、cc0脚、cc1脚、en脚、in_p1脚至in_p8脚、in_n1脚至in_n8脚均连接处理单元；第四超声收发芯片的hvout1脚至hvout8脚均连接探头切换装置；第四超声收发芯片的lvout1脚至lvout8脚均连接接收单元。

所述的便携式彩超装置中，所述接收单元包括第一超声模拟前端芯片、第二超声模拟前端芯片、第三超声模拟前端芯片和第四超声模拟前端芯片；

所述第一超声模拟前端芯片的sen脚、sclk脚、sdata脚、d1p脚至d8p脚、d1m脚至d8m脚、dclkp脚、dclkm脚、fclkp脚、fclkm脚均连接处理单元；第一超声模拟前端芯片的act1脚、act2脚、act3脚、act4脚、act5脚、act6脚、act7脚、act8脚与第一超声收发芯片的lvout1脚、lvout2脚、lvout3脚、lvout4脚、lvout5脚、lvout6脚、lvout7脚、lvout8脚一对一连接；第一超声模拟前端芯片的inp1脚、inp2脚、inp3脚、inp4脚、inp5脚、inp6脚、inp7脚、inp8脚与第一超声模拟前端芯片的act1脚、act2脚、act3脚、act4脚、act5脚、act6脚、act7脚、act8脚一对一连接；

所述第二超声模拟前端芯片的sen脚、sclk脚、sdata脚、d1p脚至d8p脚、d1m脚至d8m脚、dclkp脚、dclkm脚、fclkp脚、fclkm脚均连接处理单元；第二超声模拟前端芯片的act1脚、act2脚、act3脚、act4脚、act5脚、act6脚、act7脚、act8脚与第二超声收发芯片的lvout1脚、lvout2脚、lvout3脚、lvout4脚、lvout5脚、lvout6脚、lvout7脚、lvout8脚一对一连接；第二超声模拟前端芯片的inp1脚、inp2脚、inp3脚、inp4脚、inp5脚、inp6脚、inp7脚、inp8脚与第二超声模拟前端芯片的act1脚、act2脚、act3脚、act4脚、act5脚、act6脚、act7脚、act8脚一对一连接；

所述第三超声模拟前端芯片的sen脚、sclk脚、sdata脚、d1p脚至d8p脚、d1m脚至d8m脚、dclkp脚、dclkm脚、fclkp脚、fclkm脚均连接处理单元；第三超声模拟前端芯片的act1脚、act2脚、act3脚、act4脚、act5脚、act6脚、act7脚、act8脚与第三超声收发芯片的lvout1脚、lvout2脚、lvout3脚、lvout4脚、lvout5脚、lvout6脚、lvout7脚、lvout8脚一对一连接；第三超声模拟前端芯片的inp1脚、inp2脚、inp3脚、inp4脚、inp5脚、inp6脚、inp7脚、inp8脚与第三超声模拟前端芯片的act1脚、act2脚、act3脚、act4脚、act5脚、act6脚、act7脚、act8脚一对一连接；

所述第四超声模拟前端芯片的sen脚、sclk脚、sdata脚、d1p脚至d8p脚、d1m脚至d8m脚、dclkp脚、dclkm脚、fclkp脚、fclkm脚均连接处理单元；第四超声模拟前端芯片的act1脚、act2脚、act3脚、act4脚、act5脚、act6脚、act7脚、act8脚与第四超声收发芯片的lvout1脚、lvout2脚、lvout3脚、lvout4脚、lvout5脚、lvout6脚、lvout7脚、lvout8脚一对一连接；第四超声模拟前端芯片的inp1脚、inp2脚、inp3脚、inp4脚、inp5脚、inp6脚、inp7脚、inp8脚与第四超声模拟前端芯片的act1脚、act2脚、act3脚、act4脚、act5脚、act6脚、act7脚、act8脚一对一连接。

所述的便携式彩超装置中，所述处理单元包括处理单元包括fpga芯片和dsp芯片，所述fpga芯片包括第一功能模块、第二功能模块、第三功能模块、第四功能模块和第五功能模块；

所述第一功能模块的f7脚连接第一超声收发芯片至第四超声收发芯片的cc1脚；第一功能模块的f8脚连接第一超声收发芯片至第四超声收发芯片的cc0脚；第一功能模块的h6脚连接第一超声收发芯片至第四超声收发芯片的en脚；第一功能模块的g11脚、g10脚、f10脚、e10脚、d10脚、c10脚、b10脚、a10脚、a8脚、a7脚、d6脚、c6脚、b3脚、a4脚、a3脚、a2脚、d11脚、c11脚、b9脚、a9脚与第一超声模拟前端芯片的d1p脚、d1m脚、d2p脚、d2m脚、d3p脚、d3m脚、d4p脚、d4m脚、d5p脚、d5m脚、d6p脚、d6m脚、d7p脚、d7m脚、d8p脚、d8m脚、dclkp脚、dclkm脚、fclkp脚、fclkm脚一对一连接；第一功能模块的h9脚、ac13脚、aa8脚、aa9脚、e9脚均连接探头切换装置；第一功能模块的f9脚连接第一超声模拟前端芯片至第四超声模拟前端芯片的sen脚；第一功能模块的g9脚连接第一超声模拟前端芯片至第四超声模拟前端芯片的sclk脚；第一功能模块的w12脚连接第一超声模拟前端芯片至第四超声模拟前端芯片的sdata脚；

所述第二功能模块的c7脚、f3脚、ab4脚、aa5脚、d8脚、g3脚、ab5脚、aa6脚、c9脚、e3脚、u3脚、ab6脚、d9脚、d3脚、t2脚、v6脚与第四超声收发芯片的in_p1脚、in_n1脚、in_p2脚、in_n2脚、in_p3脚、in_n3脚、in_p4脚、in_n4脚、in_p5脚、in_n5脚、in_p6脚、in_n6脚、in_p7脚、in_n7脚、in_p8脚、in_n8脚一对一连接；第二功能模块的c3脚、c2脚、b1脚、c1脚、d2脚、d1脚、e1脚、f1脚、h1脚、j1脚、k1脚、l1脚、m4脚、m3脚、n1脚、p1脚、n4脚、n3脚、g2脚、g1脚与第二超声模拟前端芯片的d1p脚、d1m脚、d2p脚、d2m脚、d3p脚、d3m脚、d4p脚、d4m脚、d5p脚、d5m脚、d6p脚、d6m脚、d7p脚、d7m脚、d8p脚、d8m脚、dclkp脚、dclkm脚、fclkp脚、fclkm一对一连接；

所述第三功能模块的h4脚、t5脚、c4脚、j6脚、g4脚、r4脚、b4脚、m1脚、f4脚、r3脚、d4脚、l3脚、e4脚、t3脚与第二超声收发芯片的in_p2脚、in_n2脚、in_p3脚、in_n3脚、in_p4脚、in_n4脚、in_p5脚、in_n5脚、in_p6脚、in_n6脚、in_p7脚、in_n7脚、in_p8脚、in_n8脚一对一连接；第三功能模块的a5脚、k3脚、v3脚、t4脚、b6脚、k2脚、w2脚、v4脚、a6脚、j3脚、y3脚、w4脚、b7脚、h3脚、aa4脚、w3脚与第三超声收发芯片的in_p1脚、in_n1脚、in_p2脚、in_n2脚、in_p3脚、in_n3脚、in_p4脚、in_n4脚、in_p5脚、in_n5脚、in_p6脚、in_n6脚、in_p7脚、in_n7脚、in_p8脚、in_n8脚一对一连接；第三功能模块的r1脚、t1脚、u1脚、v1脚、w2脚、y1脚、aa1脚、ab1脚、ab2脚、ac1脚、ac3脚、ac4脚、ad2脚、ad3脚、ad4脚、ad5脚、p4脚、p3脚、aa3脚、ab3脚与第三超声模拟前端芯片的d1p脚、d1m脚、d2p脚、d2m脚、d3p脚、d3m脚、d4p脚、d4m脚、d5p脚、d5m脚、d6p脚、d6m脚、d7p脚、d7m脚、d8p脚、d8m脚、dclkp脚、dclkm脚、fclkp脚、fclkm脚一对一连接；

所述第四功能模块的g6脚、n6脚、k4脚、r7脚、g5脚、n2脚、k5脚、p7脚、d7脚、n7脚、j4脚、r6脚、e7脚、m7脚、j5脚、r5脚与第一超声收发芯片的in_p1脚、in_n1脚、in_p2脚、in_n2脚、in_p3脚、in_n3脚、in_p4脚、in_n4脚、in_p5脚、in_n5脚、in_p6脚、in_n6脚、in_p7脚、in_n7脚、in_p8脚、in_n8脚一对一连接；第四功能模块的g8脚、l7脚与第二超声收发芯片的in_p1脚、in_n1脚一对一连接；第四功能模块的ac6脚、ad6脚、aa7脚、ab7脚、aa10脚、ab10脚、aa11脚、ab11脚、ad9脚、ad10脚、ad11脚、ad12脚、ab12脚、ac12脚、y12脚、aa12脚、ad13脚、ad14脚、ad7脚、ad8脚与第四超声模拟前端芯片的d1p脚、d1m脚、d2p脚、d2m脚、d3p脚、d3m脚、d4p脚、d4m脚、d5p脚、d5m脚、d6p脚、d6m脚、d7p脚、d7m脚、d8p脚、d8m脚、dclkp脚、dclkm脚、fclkp脚、fclkm脚一对一连接；

所述第五功能模块的aa23脚、aa24脚、w23脚、w24脚、r23脚、r24脚、n23脚、n24脚、y21脚、y22脚、v21脚、v22脚、p21脚、p22脚、m21脚、m22脚与dsp芯片的riotxp0脚、riotxn0脚、riotxp1脚、riotxn1脚、riotxp2脚、riotxn2脚、riotxp3脚、riotxn3脚、riorxp0脚、riorxn0脚、riorxp1脚、riorxn1脚、riorxp2脚、riorxn2脚、riorxp3脚、riorxn3脚一对一连接；第五功能模块的k22脚、k21脚、h22脚、h21脚、d22脚、d21脚、b22脚和b21脚均连接探头切换装置；

所述dsp芯片的sgmii1rxp脚、sgmii1rxn脚、sgmii1txp脚、sgmii1txn脚、mdio脚、mdclk脚均连接接口电路。

所述的便携式彩超装置中，所述接口单元包括以太网芯片、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第一电容、第二电容、第三电容、第四电容和水晶头；

所述以太网芯片的s_out+脚、s_out-脚、s_in+脚、s_in-脚、mdio脚、mdc脚与dsp芯片的sgmii1rxp脚、sgmii1rxn脚、sgmii1txp脚、sgmii1txn脚、mdio脚、mdclk脚一对一连接；以太网芯片的mdi3+脚连接第一电阻的一端和水晶头的第9脚，以太网芯片的mdi3-脚连接第二电阻的一端和水晶头的第8脚，以太网芯片的mdi2+脚连接第三电阻的一端和水晶头的第2脚，以太网芯片的mdi2-脚连接第四电阻的一端和水晶头的第3脚，第一电阻的另一端连接第一电容的一端和第二电阻的另一端，第三电阻的另一端连接第二电容的一端和第四电阻的另一端，第一电容的另一端连接第二电容的另一端和地，以太网芯片的mdi1+脚连接第八电阻的一端和水晶头的第5脚，以太网芯片的mdi1-脚连接第七电阻的一端和水晶头的第4脚，以太网芯片的mdi10+脚连接第六电阻的一端和水晶头的第10脚，以太网芯片的mdi10-脚连接第五电阻的一端和水晶头的第11脚，第八电阻的另一端连接第四电容的一端和第七电阻的另一端，第六电阻的另一端连接第三电容的一端和第五电阻的另一端，第四电容的另一端连接第三电容的另一端和地。

一种彩超系统，包括pc机，其还包括至少两个探头、探头切换装置和所述的便携式彩超装置；至少两个探头连接探头切换装置，所述便携式彩超装置连接探头切换装置和pc机；

所述便携式彩超装置控制探头切换装置识别各个探头的拔插状态并在各个探头之间进行切换；

所述便携式彩超装置输出的发射激励信号通过探头切换装置传输给探头，探头将发射激励信号转换为超声波信号并发射，探头接收反馈的回波信号并通过探头切换装置传输给便携式彩超装置；

所述便携式彩超装置对回波信号进行数据处理并生成对应的超声数据，将所述超声数据传输至pc机上显示。

所述的彩超系统中，所述探头切换装置包括热拔插检测单元、探头识别单元、驱动单元和若干个探头插座；所述热拔插检测单元连接各个探头插座和处理单元中的fpga芯片，探头识别单元连接驱动单元和fpga芯片，驱动单元连接各个探头插座和fpga芯片，各个探头插座对应外接一个探头；

所述热拔插检测单元检测上电后有探头拔插时，输出对应的热拔插识别信号给fpga芯片；

所述探头识别单元扫描探头的识别码并输出对应的识别信号给fpga芯片；

所述探头识别单元根据fpga芯片输出的选择信号生成探头选择信号；

所述驱动单元对探头选择信号和fpga芯片输出的阵元驱动控制信号进行放大后输出对应的探头使能信号和阵元选择信号、并传输至对应的探头插座。

所述的彩超系统中，所述探头插座包括第一探头插座、第二探头插座、第三探头插座和第四探头插座；

所述热拔插检测单元包括第九电阻、第十电阻、第十一电阻、第十二电阻、第十三电阻和第五电容；

所述第九电阻的一端连接第五电容的一端、第十电阻的一端、第十一电阻的一端、第十二电阻的一端、第十三电阻的一端和处理单元；第九电阻的另一端连接电源端，第五电容的另一端接地，第十电阻的另一端连接第一探头插座，第十一电阻的另一端连接第二探头插座、第十二电阻的另一端连接第三探头插座，第十三电阻的另一端连接第四探头插座。

所述的彩超系统中，所述探头识别单元包括译码芯片、多路复用器和第六电容；

所述译码芯片的a脚连接多路复用器的a0脚和处理单元，译码芯片的b脚连接多路复用器的a1脚和处理单元，译码芯片的脚、脚、脚和脚均连接驱动单元；多路复用器的com脚连接处理单元，多路复用器的en脚连接v+脚、第六电容的一端和电源端；多路复用器的no1脚、no2脚、no3脚、no4脚与第一探头插座、第二探头插座、第三探头插座、第四探头插座一对一连接；多路复用器的gnd脚连接第六电容的另一端和地。

所述的彩超系统中，所述驱动单元包括第一驱动芯片和第二驱动芯片；

所述第一驱动芯片的b5脚、b6脚、b7脚、b8脚与译码芯片的脚、脚、脚和脚一对一连接；第一驱动芯片的b3脚连接b4脚和处理单元，第一驱动芯片的b1脚连接b2脚和处理单元，第一驱动芯片的a3脚连接a4脚和探头插座，第一驱动芯片的a1脚连接a2脚和探头插座；第一驱动芯片的a5脚、a6脚、a7脚、a8脚与第一探头插座、第二探头插座、第三探头插座、第四探头插座一对一连接；第二驱动芯片的b1脚、b2脚、b3脚、b4脚、b5脚、b6脚、b7脚和b8脚均连接处理单元；第二驱动芯片的a1脚、a2脚、a3脚、a4脚、a5脚、a6脚、a7脚、a8脚均连接各个探头插座。

相较于现有技术，本发明提供的便携式彩超装置及彩超系统，包括pc机、至少两个探头、探头切换装置和便携式彩超装置；至少两个探头连接探头切换装置，所述便携式彩超装置连接探头切换装置和pc机；所述便携式彩超装置控制探头切换装置识别各个探头的拔插状态并在各个探头之间进行切换；所述便携式彩超装置输出的发射激励信号通过探头切换装置传输给探头，探头将发射激励信号转换为超声波信号并发射，探头接收反馈的回波信号并通过探头切换装置传输给便携式彩超装置；所述便携式彩超装置对回波信号进行数据处理并生成对应的超声数据，将所述超声数据传输至pc机上显示。能在保持通电工作的状态下识别各个探头的拔插状态并在各个探头之间进行切换，即可实现探头的热拔插，避免现有技术需要关机才能更换探头的麻烦，解决了现有笔记本式彩超系统不能实现探头热拔插的问题。

附图说明

图1为现有的笔记本式彩超的硬件架构的示意图。

图2为本发明提供的彩超系统的结构框图。

图3为本发明提供的收发隔离单元中第一超声收发芯片的电路图。

图4为本发明提供的收发隔离单元中第二超声收发芯片的电路图。

图5为本发明提供的收发隔离单元中第三超声收发芯片的电路图。

图6为本发明提供的收发隔离单元中第四超声收发芯片的电路图。

图7为本发明提供的接收单元中第一超声模拟前端芯片的电路图。

图8为本发明提供的接收单元中第二超声模拟前端芯片的电路图。

图9为本发明提供的接收单元中第三超声模拟前端芯片的电路图。

图10为本发明提供的接收单元中第四超声模拟前端芯片的电路图。

图11为本发明提供的fpga芯片中第一功能模块的电路图。

图12为本发明提供的fpga芯片中第二功能模块的电路图。

图13为本发明提供的fpga芯片中第三功能模块的电路图。

图14为本发明提供的fpga芯片中第四功能模块的电路图。

图15为本发明提供的fpga芯片中第五功能模块的电路图。

图16为本发明提供的dsp芯片的电路图。

图17为本发明提供的fpga芯片的内部信号流程示意图。

图18为本发明提供的接口单元的电路图。

图19为本发明提供的探头切换装置中热拔插检测单元的电路图。

图20为本发明提供的探头切换装置中探头识别单元的电路图。

图21为本发明提供的探头切换装置中驱动单元的电路图。

图22为本发明提供的探头插座的示意图。

具体实施方式

本发明提供一种便携式彩超装置及彩超系统。为使本发明的目的、技术方案及效果更加清楚、明确，以下参照附图并举实施例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

请参阅图2，本发明实施例提供的彩超系统包括至少两个探头（本实施例以4个为例）、探头切换装置10、便携式彩超装置20和pc机30；各个探头连接探头切换装置10，所述便携式彩超装置20连接探头切换装置10和pc机30，上电后，所述便携式彩超装置20控制探头切换装置10识别各个探头的拔插状态及探头信息并在各个探头之间根据需要进行切换，便携式彩超装置20输出发射激励信号，通过探头切换装置10传输给探头，探头上的换能器阵元将发射激励信号转换为超声波信号并发射，超声波进入人体后将产生反射并反馈对应的回波信号，探头上的换能器阵元接收回波信号并通过探头切换装置10传输给便携式彩超装置20，便携式彩超装置20对回波信号进行数据处理并生成对应的超声数据，将所述超声数据传输至pc机30上后处理成像显示。

其中，所述探头为医用超声波诊断探头。便携式彩超装置可采用笔记本或平板电脑作为彩超平台。通过探头切换装置10可外接至少两个不同类型的探头，例如可同时外接腹部凸阵探头、高频线阵探头、心脏探头等，医生即可根据检查的需要、在保持通电工作的状态下拔插探头，探头切换装置10通过扫描各探头的识别码并传输给便携式彩超装置20来识别插上的探头的类型，若无识别码则无探头连接，这样即可实现探头的热拔插并切换为所需的探头，可避免现有技术需要关机才能更换探头的麻烦，解决了现有笔记本式彩超系统不能实现探头热拔插的问题，使用更便捷。同时，所述便携式彩超装置20处理后的超声数据是通过usb2.0或emac（网口）直接传给pc机，大大减小了传输给pc机的数据量，从而大大减少了对pc机的传输协议和接口性能的要求。需要理解的是，pc机对便携式彩超装置的控制为现有技术（如数据的存储和显示、人机交互），此处不做赘述。

本实施例中，所述便携式彩超装置20包括收发隔离单元210、接收单元220、处理单元230和接口单元240；所述收发隔离单元210连接接收单元220、处理单元230和探头切换装置10，处理单元230连接接收单元220和接口单元240，接口单元240外接pc机30；所述处理单元230根据探头切换装置10反馈的识别信号来检测探头的拔插状态并控制探头切换装置10使能对应的探头（在具体实施时使能对应的探头插座内的高压开关，即可通过该探头插座输出相应的信号至所连接的探头中），还输出发射驱动控制信号（fs1-fs64）给收发隔离单元210，所述收发隔离单元210根据发射驱动控制信号（fs1-fs64）驱动超声脉冲发生器生成发射激励信号（tr1-tr32）、给探头切换装置10内部的探头插座，以传输至对应的探头，探头上的换能器阵元将发射激励信号（tr1-tr32）转换为对应的超声波信号。收发隔离单元210将发射信号和接收的回波信号分开隔离，接收单元220对接收的回波信号进行放大、压缩、对数处理、iq解调及模数转换后输出对应的lvds数据给处理单元；处理单元230对lvds数据进行通道整序、波束合成、血流提取与图像处理后输出对应的超声数据；接口单元240将预处理后的超声数据高速传输给pc机。

所述收发隔离单元210产生程序可调的各种脉冲/脉冲串（即发射激励信号（tr1-tr32），其电压、频率、周期数等可调）用于激励探头的换能器阵元产生超声波信号。请一并参阅图3、图4、图5和图6，所述收发隔离单元210包括第一超声收发芯片u1、第二超声收发芯片u2、第三超声收发芯片u3、第四超声收发芯片u4；所述第一超声收发芯片u1的tr0脚、tr1脚、cc0脚、cc1脚、en脚、in_p1脚、in_n1脚、in_p2脚、in_n2脚、in_p3脚、in_n3脚、in_p4脚、in_n4脚、in_p5脚、in_n5脚、in_p6脚、in_n6脚、in_p7脚、in_n7脚、in_p8脚和in_n8脚均连接处理单元230；第一超声收发芯片u1的hvout1脚、hvout2脚、hvout3脚、hvout4脚、hvout5脚、hvout6脚、hvout7脚和hvout8脚均连接探头切换装置10；第一超声收发芯片u1的lvout1脚、lvout2脚、lvout3脚、lvout4脚、lvout5脚、lvout6脚、lvout7脚和lvout8脚均连接接收单元220；

所述第二超声收发芯片u2的tr0脚、tr1脚、cc0脚、cc1脚、en脚、in_p1脚、in_n1脚、in_p2脚、in_n2脚、in_p3脚、in_n3脚、in_p4脚、in_n4脚、in_p5脚、in_n5脚、in_p6脚、in_n6脚、in_p7脚、in_n7脚、in_p8脚和in_n8脚均连接处理单元230；第二超声收发芯片u2的hvout1脚、hvout2脚、hvout3脚、hvout4脚、hvout5脚、hvout6脚、hvout7脚和hvout8脚均连接探头切换装置10；第二超声收发芯片u2的lvout1脚、lvout2脚、lvout3脚、lvout4脚、lvout5脚、lvout6脚、lvout7脚和lvout8脚均连接接收单元220；

所述第三超声收发芯片u3的tr0脚、tr1脚、cc0脚、cc1脚、en脚、in_p1脚、in_n1脚、in_p2脚、in_n2脚、in_p3脚、in_n3脚、in_p4脚、in_n4脚、in_p5脚、in_n5脚、in_p6脚、in_n6脚、in_p7脚、in_n7脚、in_p8脚和in_n8脚均连接处理单元230；第三超声收发芯片u3的hvout1脚、hvout2脚、hvout3脚、hvout4脚、hvout5脚、hvout6脚、hvout7脚和hvout8脚均连接探头切换装置10；第三超声收发芯片u3的lvout1脚、lvout2脚、lvout3脚、lvout4脚、lvout5脚、lvout6脚、lvout7脚和lvout8脚均连接接收单元220；

所述第四超声收发芯片u4的tr0脚、tr1脚、cc0脚、cc1脚、en脚、in_p1脚、in_n1脚、in_p2脚、in_n2脚、in_p3脚、in_n3脚、in_p4脚、in_n4脚、in_p5脚、in_n5脚、in_p6脚、in_n6脚、in_p7脚、in_n7脚、in_p8脚和in_n8脚均连接处理单元230；第四超声收发芯片u4的hvout1脚、hvout2脚、hvout3脚、hvout4脚、hvout5脚、hvout6脚、hvout7脚和hvout8脚均连接探头切换装置10；第四超声收发芯片u4的lvout1脚、lvout2脚、lvout3脚、lvout4脚、lvout5脚、lvout6脚、lvout7脚和lvout8脚均连接接收单元220。

其中，上述各超声收发芯片的型号优选为hdl5584，hdl5584每片是8个通道，本实施例以32通道为例，共需4片该芯片。处理单元230中的fpga芯片输出工作模式选择信号（trkz0、trkz1、cc0、cc1）来控制超声收发芯片的工作模式，使能信号en用于使能超声收发芯片。现有的电源模块为超声收发芯片提供各种工作电压（hv_va+、hv_va-、tr_+3.3v、tr_+5v、tr_-5v）。各个超声收发芯片的clkif脚、clk脚、clkb脚、clken脚均连接现有的时钟模块，输出的时钟信号（clkif、clk_p、clk_n、clken）为超声收发芯片提供工作所需的时钟以及时钟控制。

所述超声收发芯片内部有节点可以切换，在发射和接收时走不同的通路，实现收发隔离。发射时，处理单元230中的fpga芯片输出的发射驱动控制信号（fs1-fs64）通过对应的超声收发芯片进行二四译码和电平转换处理后驱动超声脉冲发生器产生发射激励信号（tr1-tr32，一种高压脉冲信号）并输出至探头切换装置10，其中，相邻2个发射驱动控制信号为一组控制一个高压发射通道（在探头切换装置10内），例如fs1和fs2一组控制tr1，fs3和fs4一组控制tr2，以此类推。接收时，探头切换装置10反馈的回波信号从超声收发芯片的hvout1-8脚输入（相当于此时的tr1-tr32表示回波信号），从lvout1-8脚输出回波信号（rv1-rv7）给接收单元220。

每个超声收发芯片都有其对应的外围电路，如vll脚、vdd脚、vss脚分别通过一电容（滤波）接地，thp脚与vll脚之间连接一电阻，vpp脚与vfp脚之间连接2个电容，vpp脚还通过4个并联的电容（滤波）接地，vnn脚与vfn脚之间连接2个电容，vnn脚还通过4个并联的电容（滤波）接地，具体如图3至图6所示。

所述hdl5584是一种高度集成化的8路、3级rtz、高电压、高速的超声脉冲发生器和收发转换隔离芯片，其将逻辑控制电路、电平转换电路、mos管门级控制buffer电路及收发转换隔离电路整合在9×9mm的区域内，外围电路也简单易行。该超声收发芯片内置浮动高压稳压器，正负脉冲完全对称无变形，输出噪声也极大的减小，二次谐波失真也大大降低；还采用soicmos技术使通道之间的串扰更小；有四种输出电流可选，具有自动热保护功能，每组高压都集成了降噪二极管和高压钳位二极管，从而有效的保护发射电路；逻辑控制电路是宽电压范围，可适应于各种控制单元给出的不同电压等级的信号，且无上电时序要求。

请一并参阅图7、图8、图9和图10，所述接收单元220包括第一超声模拟前端芯片u5、第二超声模拟前端芯片u6、第三超声模拟前端芯片u7、第四超声模拟前端芯片u8；

所述第一超声模拟前端芯片u5的sen脚、sclk脚、sdata脚、d1p脚、d1m脚、d2p脚、d2m脚、d3p脚、d3m脚、d4p脚、d4m脚、d5p脚、d5m脚、d6p脚、d6m脚、d7p脚、d7m脚、d8p脚、d8m脚、dclkp脚、dclkm脚、fclkp脚、fclkm脚均连接处理单元230；第一超声模拟前端芯片u5的act1脚、act2脚、act3脚、act4脚、act5脚、act6脚、act7脚、act8脚与第一超声收发芯片u1的lvout1脚、lvout2脚、lvout3脚、lvout4脚、lvout5脚、lvout6脚、lvout7脚、lvout8脚一对一连接；第一超声模拟前端芯片u5的inp1脚、inp2脚、inp3脚、inp4脚、inp5脚、inp6脚、inp7脚、inp8脚与第一超声模拟前端芯片u5的act1脚、act2脚、act3脚、act4脚、act5脚、act6脚、act7脚、act8脚一对一连接；

所述第二超声模拟前端芯片u6的sen脚、sclk脚、sdata脚、d1p脚、d1m脚、d2p脚、d2m脚、d3p脚、d3m脚、d4p脚、d4m脚、d5p脚、d5m脚、d6p脚、d6m脚、d7p脚、d7m脚、d8p脚、d8m脚、dclkp脚、dclkm脚、fclkp脚、fclkm脚均连接处理单元230；第二超声模拟前端芯片u6的act1脚、act2脚、act3脚、act4脚、act5脚、act6脚、act7脚、act8脚与第二超声收发芯片u2的lvout1脚、lvout2脚、lvout3脚、lvout4脚、lvout5脚、lvout6脚、lvout7脚、lvout8脚一对一连接；第二超声模拟前端芯片u6的inp1脚、inp2脚、inp3脚、inp4脚、inp5脚、inp6脚、inp7脚、inp8脚与第二超声模拟前端芯片u6的act1脚、act2脚、act3脚、act4脚、act5脚、act6脚、act7脚、act8脚一对一连接；

所述第三超声模拟前端芯片u7的sen脚、sclk脚、sdata脚、d1p脚、d1m脚、d2p脚、d2m脚、d3p脚、d3m脚、d4p脚、d4m脚、d5p脚、d5m脚、d6p脚、d6m脚、d7p脚、d7m脚、d8p脚、d8m脚、dclkp脚、dclkm脚、fclkp脚、fclkm脚均连接处理单元230；第三超声模拟前端芯片u7的act1脚、act2脚、act3脚、act4脚、act5脚、act6脚、act7脚、act8脚与第三超声收发芯片u3的lvout1脚、lvout2脚、lvout3脚、lvout4脚、lvout5脚、lvout6脚、lvout7脚、lvout8脚一对一连接；第三超声模拟前端芯片u7的inp1脚、inp2脚、inp3脚、inp4脚、inp5脚、inp6脚、inp7脚、inp8脚与第三超声模拟前端芯片u7的act1脚、act2脚、act3脚、act4脚、act5脚、act6脚、act7脚、act8脚一对一连接；

所述第四超声模拟前端芯片u8的sen脚、sclk脚、sdata脚、d1p脚、d1m脚、d2p脚、d2m脚、d3p脚、d3m脚、d4p脚、d4m脚、d5p脚、d5m脚、d6p脚、d6m脚、d7p脚、d7m脚、d8p脚、d8m脚、dclkp脚、dclkm脚、fclkp脚、fclkm脚均连接处理单元230；第四超声模拟前端芯片u8的act1脚、act2脚、act3脚、act4脚、act5脚、act6脚、act7脚、act8脚与第四超声收发芯片u4的lvout1脚、lvout2脚、lvout3脚、lvout4脚、lvout5脚、lvout6脚、lvout7脚、lvout8脚一对一连接；第四超声模拟前端芯片u8的inp1脚、inp2脚、inp3脚、inp4脚、inp5脚、inp6脚、inp7脚、inp8脚与第四超声模拟前端芯片u8的act1脚、act2脚、act3脚、act4脚、act5脚、act6脚、act7脚、act8脚一对一连接。

其中，各超声模拟前端芯片的型号优选为afe5809，afe5809每片是8个通道，本实例以32通道为例，则对应设置4片该芯片。处理单元230中的fpga芯片输出配置信号（sclk、sdata）来控制超声模拟前端芯片的工作模式，前端使能信号sen用于使能超声模拟前端芯片。现有的压控模块（包括数模转换电路和模拟放大电路）为超声模拟前端芯片提供偏置电压stc。各超声模拟前端芯片的clkp_adc脚、clkm_adc脚、clkp_16x脚、clkp_1x脚均连接现有的时钟模块，输出的前端时钟信号（clk_adc_p、clk_adc_n、clk_16x_p、clk_1x_p）为超声模拟前端芯片提供工作所需的时钟。

所述回波信号（rv1-rv32）通过超声模拟前端芯片进行放大、压缩、对数处理、iq解调、抽取及模数转换后输出对应的lvds数据（d1_p—d32_p、d1_n—d32_n、dclk1_p—dclk4_p、dclk1_n—dclk4_n、fclk1_p—fclk4_p、fclk1_n—fclk4_n）给处理单元230中的fpga芯片。其中，1个回波信号分两路输入超声模拟前端芯片、转换后输出对应的一组lvds数据，例如，rv1分别从超声模拟前端芯片的act1脚和inp1脚输入，对应输出d1_p和d1_n，rv2分别从超声模拟前端芯片的act2脚和inp2脚输入，对应输出d2_p和d2_n，以此类推。同时，每个超声模拟前端芯片的2组差分时钟信号（dclk1_p与dclk1_n，fclk1_p与fclk1_n），接入fpga芯片中作为数据同步信号和帧同步信号。

每个超声模拟前端芯片都有其对应的外围电路，如超声模拟前端芯片act1脚和inp1脚分别外接一个耦合电容后再一起连接第四超声收发芯片u4的lvout1脚，具体如图7至图10所示。

所述afe5809集成了一个完整的时间增益控制(tgc)成像路径和一个连续波多普勒(cwd)路径，使得用户可以选择不同的功率/噪音组合来优化系统性能。afe5809包含8通道电压控制放大器(vca)，14位模数转换器(adc)、cw混波器及数字解调器(demod)。电压控制放大器(vca)包括低噪音放大器(lna)、电压控制衰减器(vcat)、可编程增益放大器(pga)和低通滤波器(lpf)。lna增益可编程以支持250mvpp至1vpp的输入信号，vcat提供40db的衰减控制范围，pga提供24db和30db的增益选项。在adc之前的lpf可被配置为10mhz、15mhz、20mhz或者30mhz以支持不同频率下的超声波应用。

afe5809除具备上述所有功能外，最大特点是集成有高性能数字解调器（demodulator），支持2-32之间任意抽样率（m=2～32），以及16×mtap全精度fir抽样滤波器（多相结构），抽样后adc采样精度达16bit（传统方案至多14bit）。

请一并参阅图11、图12、图13、图14、图15和图16，所述处理单元230包括fpga（现场可编程逻辑阵列）芯片和dsp芯片ds1p（浮点型多核数字信号处理器），所述fpga芯片包括第一功能模块pif（bank7）、第二功能模块pie（bank6）、第三功能模块pid（bank5）、第四功能模块pic（bank4）和第五功能模块p1j；

所述第一功能模块pif的f7脚连接第一超声收发芯片u1、第二超声收发芯片u2、第三超声收发芯片u3和第四超声收发芯片u4的cc1脚；第一功能模块pif的f8脚连接第一超声收发芯片u1、第二超声收发芯片u2、第三超声收发芯片u3和第四超声收发芯片u4的cc0脚；第一功能模块pif的h6脚连接第一超声收发芯片u1、第二超声收发芯片u2、第三超声收发芯片u3和第四超声收发芯片u4的en脚；第一功能模块pif的g11脚、g10脚、f10脚、e10脚、d10脚、c10脚、b10脚、a10脚、a8脚、a7脚、d6脚、c6脚、b3脚、a4脚、a3脚、a2脚、d11脚、c11脚、b9脚、a9脚与第一超声模拟前端芯片u5的d1p脚、d1m脚、d2p脚、d2m脚、d3p脚、d3m脚、d4p脚、d4m脚、d5p脚、d5m脚、d6p脚、d6m脚、d7p脚、d7m脚、d8p脚、d8m脚、dclkp脚、dclkm脚、fclkp脚、fclkm脚以lvds信号的方式一对一连接；第一功能模块pif的h9脚、ac13脚、aa8脚、aa9脚、e9脚均连接探头切换装置10；第一功能模块pif的f9脚连接第一超声模拟前端芯片u5的sen脚、第二超声模拟前端芯片u6的sen脚、第三超声模拟前端芯片u7的sen脚和第四超声模拟前端芯片u8的sen脚；第一功能模块pif的g9脚连接第一超声模拟前端芯片u5的sclk脚、第二超声模拟前端芯片u6的sclk脚、第三超声模拟前端芯片u7的sclk脚和第四超声模拟前端芯片u8的sclk脚；第一功能模块pif的w12脚连接第一超声模拟前端芯片u5的sdata脚、第二超声模拟前端芯片u6的sdata脚、第三超声模拟前端芯片u7的sdata脚和第四超声模拟前端芯片u8的sdata脚；

所述第二功能模块pie（bank6）的c7脚、f3脚、ab4脚、aa5脚、d8脚、g3脚、ab5脚、aa6脚、c9脚、e3脚、u3脚、ab6脚、d9脚、d3脚、t2脚、v6脚与第四超声收发芯片u4的in_p1脚、in_n1脚、in_p2脚、in_n2脚、in_p3脚、in_n3脚、in_p4脚、in_n4脚、in_p5脚、in_n5脚、in_p6脚、in_n6脚、in_p7脚、in_n7脚、in_p8脚、in_n8脚一对一连接；第二功能模块pie（bank6）的c3脚、c2脚、b1脚、c1脚、d2脚、d1脚、e1脚、f1脚、h1脚、j1脚、k1脚、l1脚、m4脚、m3脚、n1脚、p1脚、n4脚、n3脚、g2脚、g1脚与第二超声模拟前端芯片u6的d1p脚、d1m脚、d2p脚、d2m脚、d3p脚、d3m脚、d4p脚、d4m脚、d5p脚、d5m脚、d6p脚、d6m脚、d7p脚、d7m脚、d8p脚、d8m脚、dclkp脚、dclkm脚、fclkp脚、fclkm以lvds信号的方式一对一连接；

所述第三功能模块pid（bank5）的h4脚、t5脚、c4脚、j6脚、g4脚、r4脚、b4脚、m1脚、f4脚、r3脚、d4脚、l3脚、e4脚、t3脚与第二超声收发芯片u2的in_p2脚、in_n2脚、in_p3脚、in_n3脚、in_p4脚、in_n4脚、in_p5脚、in_n5脚、in_p6脚、in_n6脚、in_p7脚、in_n7脚、in_p8脚、in_n8脚一对一连接；第三功能模块pid（bank5）的a5脚、k3脚、v3脚、t4脚、b6脚、k2脚、w2脚、v4脚、a6脚、j3脚、y3脚、w4脚、b7脚、h3脚、aa4脚、w3脚与第三超声收发芯片u3的in_p1脚、in_n1脚、in_p2脚、in_n2脚、in_p3脚、in_n3脚、in_p4脚、in_n4脚、in_p5脚、in_n5脚、in_p6脚、in_n6脚、in_p7脚、in_n7脚、in_p8脚、in_n8脚一对一连接；第三功能模块pid（bank5）的r1脚、t1脚、u1脚、v1脚、w2脚、y1脚、aa1脚、ab1脚、ab2脚、ac1脚、ac3脚、ac4脚、ad2脚、ad3脚、ad4脚、ad5脚、p4脚、p3脚、aa3脚、ab3脚与第三超声模拟前端芯片u7的d1p脚、d1m脚、d2p脚、d2m脚、d3p脚、d3m脚、d4p脚、d4m脚、d5p脚、d5m脚、d6p脚、d6m脚、d7p脚、d7m脚、d8p脚、d8m脚、dclkp脚、dclkm脚、fclkp脚、fclkm脚以lvds信号的方式一对一连接；

所述第四功能模块pic（bank4）的g6脚、n6脚、k4脚、r7脚、g5脚、n2脚、k5脚、p7脚、d7脚、n7脚、j4脚、r6脚、e7脚、m7脚、j5脚、r5脚与第一超声收发芯片u1的in_p1脚、in_n1脚、in_p2脚、in_n2脚、in_p3脚、in_n3脚、in_p4脚、in_n4脚、in_p5脚、in_n5脚、in_p6脚、in_n6脚、in_p7脚、in_n7脚、in_p8脚、in_n8脚一对一连接；第四功能模块pic（bank4）的g8脚、l7脚与第二超声收发芯片u2的in_p1脚、in_n1脚一对一连接；第四功能模块pic（bank4）的ac6脚、ad6脚、aa7脚、ab7脚、aa10脚、ab10脚、aa11脚、ab11脚、ad9脚、ad10脚、ad11脚、ad12脚、ab12脚、ac12脚、y12脚、aa12脚、ad13脚、ad14脚、ad7脚、ad8脚与第四超声模拟前端芯片u8的d1p脚、d1m脚、d2p脚、d2m脚、d3p脚、d3m脚、d4p脚、d4m脚、d5p脚、d5m脚、d6p脚、d6m脚、d7p脚、d7m脚、d8p脚、d8m脚、dclkp脚、dclkm脚、fclkp脚、fclkm脚以lvds信号的方式一对一连接；

所述第五功能模块p1j的aa23脚、aa24脚、w23脚、w24脚、r23脚、r24脚、n23脚、n24脚、y21脚、y22脚、v21脚、v22脚、p21脚、p22脚、m21脚、m22脚与dsp芯片ds1p的riotxp0脚、riotxn0脚、riotxp1脚、riotxn1脚、riotxp2脚、riotxn2脚、riotxp3脚、riotxn3脚、riorxp0脚、riorxn0脚、riorxp1脚、riorxn1脚、riorxp2脚、riorxn2脚、riorxp3脚、riorxn3脚通过耦合电容以lvds信号的方式一对一连接；第五功能模块p1j的k22脚、k21脚、h22脚、h21脚、d22脚、d21脚、b22脚和b21脚均连接探头切换装置10；

所述dsp芯片ds1p的sgmii1rxp脚、sgmii1rxn脚、sgmii1txp脚、sgmii1txn脚、mdio脚、mdclk脚均连接接口电路240。

需要理解的是，由于fpga芯片的引脚较多，一张图无法显示，因此将fpga芯片划分成各个功能模块，其内部还有其他功能模块，如fpga电源模块，此处仅阐述与本实施例相关的模块；dsp芯片配置有内存、dsp电源模块等其他模块，其为现有技术，此处不做详述。

其中，所述fpga芯片的型号优选为ep2agx65df25c6n，dsp芯片的型号优选为tms320c6678。超声模拟前端芯片（u5-u8）解调后的各通道的lvds数据（d1_p—d32_p、d1_n—d32_n、dclk1_p—dclk4_p、dclk1_n—dclk4_n、fclk1_p—fclk4_p、fclk1_n—fclk4_n）通过lvds接口传给fpga芯片时，数据量已由至多十几k样本降至几百个样本（比如512），fpga芯片可轻松存储每通道每次发射/接收的完整数据，非常容易实现脉冲反相谐波数据处理（传统方案则要复杂很多）。这些lvds数据在fpga芯片内部完成通道顺序整理后通过srio接口（serialrapidio）传给dsp芯片。本实施例中的fpga芯片在整个平台内基本只是桥接作用（bridge），因此选用设计简单、资源耗费少，很小规模的fpga芯片就能完成。

fpga芯片内部信号流程如图17所示：接收单元220输出的lvds数据通过解串器分解后分别从32个通道输出至对应的缓存中，通过通道整序后输出i/q数据（amcc_p8_srio1_rx_p、amcc_p8_srio1_rx_n、amcc_p9_srio2_rx_p、amcc_p9_srio2_rx_n、amcc_p10_srio3_

rx_p、amcc_p10_srio3_rx_n、amcc_p11_srio4_rx_p、amcc_

p11_srio4_rx_n、amcc_p8_srio1_txc_p、amcc_p8_srio1_txc_n、amcc_p9_srio2_txc_p、amcc_p9_srio2_txc_n、amcc_p10_srio3

_txc_p、amcc_p10_srio3_txc_n、amcc_p11_srio4_txc_p、amcc_p11_srio4_txc_n），由srio接口（采用srio协议）传输给dsp芯片。其中的锁相环为fpga正常工作的一部分电路，为fpga系统提供全局时钟和局部时钟，是数字信号的时钟源。

经fpga芯片预处理的i/q数据在dsp芯片内部完成i/q域波束合成、合成孔径成像、血流提取与图像处理等高级算法。dsp芯片采用型号为tms320c6678的8核处理器，其单核主频为1.0ghz，能满足便携式超声的应用需求，而且功耗低、可无缝升级等。相较于现有技术使用fpga芯片来实现上述高级算法，本实施例采用dsp芯片更容易实现非常复杂或特殊的算法，且算法的更改、升级、维护等更加方便。

经dsp芯片处理完的超声数据（dsp_sgmii_rx_p、dsp_sgmii_rx_n、dsp_sgmii_tx_p、dsp_sgmii_tx_n；包括二维b型数据、血流数据、频谱数据等）经接口单元240传给pc机，在pc机上完成数据的存储、后处理、成像显示和人机交互等一系列处理。由于不涉及底层复杂算法，对pc机的性能近乎无要求。同时，dsp芯片的mdio脚和mdclk脚与接口单元240之间通过控制信号（dsp_mdio、dsp_mdc）进行通信，dsp芯片通过所述控制信号来配置接口单元240的工作模式，接口单元240通过所述控制信号将工作状态信息反馈给dsp芯片。

需要理解的是，dsp芯片的外围电路包括若干个电容，如dsp芯片ds1p的riotxp0脚至riotxp3脚，riotxn0脚至riotxn3脚，riorxp0脚至riorxp3脚，riorxn0脚至riorxn3脚分别通过一个电容与第五功能模块p1j的对应引脚连接；dsp芯片ds1p的sgmii1rxp脚、sgmii1rxn脚、sgmii1txp脚、sgmii1txn脚分别通过一个电容与接口电路240的对应引脚连接。超声数据dsp_sgmii_rx_p、dsp_sgmii_rx_n、dsp_sgmii_tx_p、dsp_sgmii_tx_n通过对应的电容后变成dsp_sgmii_rxc_p、dsp_sgmii_rxc_n、dsp_sgmii_txc_p、dsp_sgmii_txc_n，也是超声数据，数据内容不变，只是通过电容隔离直流。

所述接口单元240可采用emac网口（百兆/千兆网口）或usb2.0接口，本实施例以emac网口为例，请一并参阅图18，所述接口单元240包括以太网芯片u9、第一电阻r1、第二电阻r2、第三电阻r3、第四电阻r4、第五电阻r5、第六电阻r6、第七电阻r7、第八电阻r8、第一电容c1、第二电容c2、第三电容c3、第四电容c4和水晶头lan；

所述以太网芯片u9的s_out+脚、s_out-脚、s_in+脚、s_in-脚、mdio脚、mdc脚与dsp芯片ds1p的sgmii1rxp脚、sgmii1rxn脚、sgmii1txp脚、sgmii1txn脚、mdio脚、mdclk脚一对一连接；以太网芯片u9的mdi3+脚连接第一电阻r1的一端和水晶头lan的第9脚，以太网芯片u9的mdi3-脚连接第二电阻r2的一端和水晶头lan的第8脚，以太网芯片u9的mdi2+脚连接第三电阻r3的一端和水晶头lan的第2脚，以太网芯片u9的mdi2-脚连接第四电阻r4的一端和水晶头lan的第3脚，第一电阻r1的另一端连接第一电容c1的一端和第二电阻r2的另一端，第三电阻r3的另一端连接第二电容c2的一端和第四电阻r4的另一端，第一电容c1的另一端连接第二电容c2的另一端和地，以太网芯片u9的mdi1+脚连接第八电阻r8的一端和水晶头lan的第5脚，以太网芯片u9的mdi1-脚连接第七电阻r7的一端和水晶头lan的第4脚，以太网芯片u9的mdi10+脚连接第六电阻r6的一端和水晶头lan的第10脚，以太网芯片u9的mdi10-脚连接第五电阻r5的一端和水晶头lan的第11脚，第八电阻r8的另一端连接第四电容c4的一端和第七电阻r7的另一端，第六电阻r6的另一端连接第三电容c3的一端和第五电阻r5的另一端，第四电容c4的另一端连接第三电容c3的另一端和地。

其中，所述水晶头lan是千兆网络接口，所述以太网芯片u9的型号优选为marvell_88e1111-b2-bab1c000；第一电阻r1至第八电阻r8，第一电容c1至第四电容c4组成阻抗匹配电路.dsp芯片处理完的超声数据通过以太网芯片u9和水晶头lan传输至pc机。pc机回传的数据也通过信号mdi0_p~mdi3_p，mdi0_n~mdi3_n传输，其为双向通信的数据通道。

本实施例中，所述探头切换装置10最大支持256阵元高频浅表探头，请一并参阅图2、图19、图20和图21，其包括：热拔插检测单元110、探头识别单元120、驱动单元130和若干个探头插座（1~n，n为正整数）；所述热拔插检测单元110连接若干个探头插座和处理单元中的fpga芯片，探头识别单元120连接驱动单元130和处理单元中的fpga芯片，驱动单元130连接若干个探头插座，每个探头插座对应外接一个探头。所述热拔插检测单元110检测上电后有探头拔插时，输出对应的热拔插识别信号probe给fpga芯片；所述探头识别单元120根据fpga输出的选择信号扫描探头的识别码并输出对应的探头信息给fpga芯片，使fpga芯片识别出该探头插座上插入的探头的类型；fpga芯片根据工作需求输出选择信号（hpbsel0、hpbsel1）、探头插座内部高压开关的控制信号（hhvct0~hhvct7）、开关时钟信号hhvck及开关使能信号hhvle，探头识别单元120根据选择信号生成探头选择信号（探头1_cs~探头4_cs），驱动单元130对探头选择信号（探头1_cs~探头4_cs）、开关时钟信号hhvck、开关使能信号hhvle和阵元驱动控制信号（hhvct0~hhvct7）驱动放大后输出对应的探头使能信号（探头1_en~探头4_en）、探头开关时钟信号(探头_clk)、探头开关使能信号（探头_le）和阵元选择信号（也叫高压开关控制信号，d0~d7）并传输至对应的探头插座内的高压开关部分，从而激励相应的换能器阵元完成超声波的发射。

本实施例以外接4个探头为例，则对应设置4个探头插座。

所述热拔插检测单元110包括第九电阻r9、第十电阻r10、第十一电阻r11、第十二电阻r12、第十三电阻r13和第五电容c5；所述第九电阻r9的一端连接第五电容c5的一端、第十电阻r10的一端、第十一电阻r11的一端、第十二电阻r12的一端、第十三电阻r13的一端和第一功能模块pif的w10脚；第九电阻r9的另一端连接5v电源端，第五电容c5的另一端接地，第十电阻r10的另一端连接第一探头插座a，第十一电阻r11的另一端连接第二探头插座b、第十二电阻r12的另一端连接第三探头插座c，第十三电阻r13的另一端连接第四探头插座d。

当各个探头插座上有探头拔插时，产生对应的拔插信号，sb_prb1为第一探头插座a的拔插信号，sb_prb2为第二探头插座b的拔插信号，以此类推。当有探头插入时，对应的sb_prb接gnd，拔出时sb_prb的电压被r9拉高，导致热拔插识别信号probe的电压随之变化，这个是电压的分压网络，当检测到热拔插识别信号probe_的电压有变化时，说明此时有探头拔插，fpga芯片开始扫描探头插座，重新读取探头的探头信息，根据探头的探头信息即可识别出各个探头插座上的热拔插操作且插入的探头类型是什么。需要理解的是，若增减探头插座，则右边并排的电阻个数可对应增减。

请一并参阅图20，所述探头识别单元120包括译码芯片u10、多路复用器u11和第六电容c6；所述译码芯片u10的a脚连接多路复用器u11的a0脚和第一功能模块pif的aa8脚，译码芯片u10的b脚连接多路复用器u11的a1脚和第一功能模块pif的aa9脚，译码芯片u10的脚、脚、脚和脚均连接驱动单元130；多路复用器u11的com脚连接第一功能模块的e9脚，多路复用器u11的en脚连接v+脚、第六电容c6的一端和5v电源端；多路复用器u11的no1脚、no2脚、no3脚、no4脚与第一探头插座a、第二探头插座b、第三探头插座c、第四探头插座d一对一连接；多路复用器u11的gnd脚连接第六电容c6的另一端和地。

其中，所述译码芯片u10的型号优选为mc74vhc139dt，多路复用器u11型号优选为max4634eub。上电开机后，fpga芯片输出选择信号（hpbsel0、hpbsel1）对4个探头插座依次扫描，若能获取到探头插座的识别码（wirea~wired），则反馈识别信号one_wire给fpga芯片，即可识别出该探头插座上插入的探头的类型，若无识别码则说明此探头插座为空。fpga芯片识别后即可根据工作需求来选择对应的探头工作，其输出选择信号（hpbsel0、hpbsel1）至译码芯片u10，生成对应的探头选择信号（探头1_cs~探头4_cs）。由于探头选择信号较弱，需要驱动增强。

请一并参阅图21、所述驱动单元130包括第一驱动芯片u12和第二驱动芯片u13；所述第一驱动芯片u12的b5脚、b6脚、b7脚、b8脚与译码芯片u10的脚、脚、脚和脚一对一连接；第一驱动芯片u12的b3脚连接b4脚和第一功能模块pif的h9脚，第一驱动芯片u12的b1脚连接b2脚和第一功能模块pif的ac13脚，第一驱动芯片u12的a3脚连接a4脚和探头插座，第一驱动芯片u12的a1脚连接a2脚和探头插座；第一驱动芯片u12的a5脚、a6脚、a7脚、a8脚与第一探头插座a、第二探头插座b、第三探头插座c、第四探头插座d一对一连接；第二驱动芯片u13的b1脚、b2脚、b3脚、b4脚、b5脚、b6脚、b7脚、b8脚与第五功能模块p1j的k22脚、k21脚、h22脚、h21脚、d22脚、d21脚、b22脚、b21脚一对一连接；第二驱动芯片u13的a1脚、a2脚、a3脚、a4脚、a5脚、a6脚、a7脚、a8脚均连接各个探头插座。

其中，第一驱动芯片u12对探头选择信号（探头1_cs~探头4_cs）进行驱动增强后，输出探头使能信号（探头1_en~探头4_en）给对应的探头插座的高压开关，从而使能对应的探头使其工作。第二驱动芯片u13对fpga芯片输出的阵元驱动控制信号（hhvct0~hhvct7）驱动增强后输出阵元选择信号（d0~d7），以控制探头中的相应换能器阵元工作，从而发射超声波信号。驱动前后信号的状态不变，只是驱动能力增强了。fpga芯片给出的高压开关的开关时钟信号hhvck及开关使能信号hhvle，经过第一驱动芯芯u12变为探头开关时钟信号(探头_clk)、探头开关使能信号（探头_le）。

本实施例可在若干个探头之间的切换，探头1_en有效时，探头2_en就无效，只有一个探头能工作。所述探头插座为现有技术，以第一探头插座a和第一探头1为例，如图22所示。虚线框内表示高压开关，用于进行通道和阵元选择。通过探头使能信号（探头1_en~探头4_en）来选择哪个探头工作，通过阵元选择信号（d0~d7）来选择该探头中哪个换能器阵元工作。需要理解的是，高压开关可以放在探头切换装置上，也还可设置在探头内，此处对其不作限制，

综上所述，本发明提供的便携式彩超装置与现有硬件方案相比，采用ti超声前端芯片（型号为afe5809）代替afe5805/5808等芯片，利用其内置的性能优异的数字解调器来简化fpga的设计，可实现无限高精度的i/q域聚焦及脉冲反相谐波数据处理等功能。通过将fpga芯片预处理后的数据传输至dsp芯片中进行复杂波束合成算法、血流提取与图像处理等高级算法，dsp芯片处理完的数据量已变得很小，可通过usb2.0或emac（网口）直接传给pc机，大大减小了传输给pc机的数据量，从而大大减少了对pc机的传输协议和接口性能的要求。

上述功能模块的划分仅用以举例说明，在实际应用中，可以根据需要将上述功能分配由不同的功能模块来完成，即划分成不同的功能模块，来完成上述描述的全部或部分功能。

可以理解的是，对本领域普通技术人员来说，可以根据本发明的技术方案及其发明构思加以等同替换或改变，而所有这些改变或替换都应属于本发明所附的权利要求的保护范围。