专利名称：以太网信号处理器及以太网信号处理方法
技术领域：
本发明涉及以太网络，尤其涉及一种以太网信号处理器及以太网信号处理方法。
背景技术：
随着网络的普及，各种网络设备层出不穷。现在最常见的网络设备包括集线器、中继器、交换机、路由器和网关等。这些设备通常对OSI参考模型中的一层或几层进行数据处理(请参阅图1)。
中继器在当今网络中起到信号中继和放大的作用。但随着集线器及交换机等网络设备的日益普及，专用的中继器和中继器芯片已经难觅踪迹，很多网络中通常采用集线器来达到信号中继和放大的作用。
请参阅图2，其为以太网的原理结构示意图。它包括若干以太网节点11(如以太网节点A和以太网节点B)及建立以太网节点11之间通信的网络通路12。以太网节点A和以太网节点B中都包括集线器芯片13，所述集线器芯片13用以以太网信号的中继和放大。现有的集线器芯片大多采用ASIC(Application SpecificIntegrated Circuit，特殊应用集成电路)。ASIC具有批量成本低、产量大等优点使其广泛应用于很多的网络设备中。但是，由于ASIC具有类似于只读存储器—一次写入数据后不能修改数据的特点ASIC的内容逻辑确定后不能改动其内部逻辑，而现有的工业以太网通讯采用的标准众多，因此采用ASIC的集线器芯片适用的范围非常窄，无法满足灵活多变的以太网数据处理。
比如现有的工业以太网通信协议，如EPA、FF和HSE等，都采用Manchester(曼彻斯特)编码来作为基带信号编码。由于现有采用ASIC的集线器芯片不具有可编程的特性，因此使得以太网络节点需要设置专门的曼彻斯特编解码芯片，用以将接收到的曼彻斯特编码数据处理成不归零编码数据以便和节点的其他协议芯片进行数据交互，以及将不归零编码数据编码成曼彻斯特编码数据通过集线器芯片和其他节点进行数据传输。
也就是说，由于现有以太网节点中的集线器芯片采用ASIC，而ASIC又具有内部逻辑不能改动的缺陷，因此造成现有的以太网节点中的集线器芯片不能满足以太网络的需求。并且，现有的以太网节点需要采用集线器芯片和曼彻斯特编解码芯片两块芯片才能完成和其他协议芯片进行数据交互，这无法符合现今芯片集成化、简单化的发展趋势。另外，现有的集线器芯片不能提供总线供电功能。在芯片在接上网线的同时，还需要一个电源线来提供该芯片的电源，由此加大了以太网节点上的布线难度。
发明内容
本发明的目的在于提供一种以太网信号处理器及以太网信号处理方法，以解决现有技术中集线器芯片的ASIC的内容逻辑确定后不能改动该内部逻辑，而现有的工业以太网通讯采用的标准众多，因此采用ASIC的集线器芯片适用的范围非常窄，无法满足灵活多变的以太网数据处理的技术问题。
为解决上述问题，本发明公开了一种以太网信号处理器，所述以太网信号处理器设置在以太网节点中，所述以太网处理器包括网络变压器、可编程逻辑器件及给可编程逻辑器件提供采样频率的晶振，其中网络变压器连接可编程逻辑器件，用以实现信号隔离和网络终端功能；可编程逻辑器件用以可编程设置以太网信号的处理，包括对以太网信号进行解码和编码，以及控制以太网信号的转发和存储。
所述可编程逻辑器件的两端各自连接一网络变压器。
其中，本发明还包括接收信号处理电路，其输入端连接网络变压器的输出端，其输出端连接可编程逻辑器件，用以将接收到的曼彻斯特差分信号转换成可编程逻辑器件能够识别的数字信号。
所述接收信号处理电路包括将接收到的模拟信号进行整形后处理成数字信号的差分放大电路。
所述可编程逻辑器件具体包括控制单元、存储器、至少一个解码单元和编码单元，其中解码单元，用以将接收到以曼彻斯特编码的数据按字节解码成不归零编码NRZ码，并将所述NRZ码发送至存储器中进行保存；编码单元，用以先从存储器中按位读取出待发送的数据，然后按照曼彻斯特码进行编码后送出；控制单元，用以控制数据的解码/编码操作，并控制数据的转发。
本发明还包括供电芯片、网络变压器和RJ45接口，其中 所述供电芯片，连接可编程逻辑器件和网络变压器，用以接收可编程逻辑器件发出的供电指令，并进行供电测试、电压分级以及供电保护；网络变压器，在供电芯片的控制下通过RJ45接口将工作电压传送出去。
上述所述可编程逻辑器件包括FPGA、CPLD及SPLD。
本发明还公开了一种以太网信号处理方法，包括(1)将接收到所有信号进行曼彻斯特解码，进一步包括(11)若检测到有电平变化时，计数器开始计数；(12)计数器中的计数值是否等于预先设定的阈值，若是，则采样电平作为解码数据，否则进行步骤(12)；(2)将解码数据按字节的形式存储在存储器中；(3)当接收到控制单元发送的编码指令后，从存储器中读取数据，并进行曼彻斯特编码后进行发送，所述曼彻斯特编码是以两倍于以太网传输频率的工作频率进行工作，所述编码进一步包括(31)第一个时间周期发送数据的反码；(32)第二个时间周期发送数据比特值。
在发送数据之前以及接收数据之后首先进行CRC-32校验。
并且，所述阈值为3。
与现有技术相比，本发明具有以下优点本发明开创了将可编程逻辑器件在以太网传输信号物理层处理领域的应用，由于可编程逻辑器件的强大的数字信号处理能力、高速的信号处理速度以及灵活的逻辑配置功能，使得采用该可编程逻辑器件的以太网信号处理器能够适应标准众多的工业以太网通讯的需要。
并且，本发明通过以太网信号处理器完成集线器芯片和曼彻斯特编解码芯片的功能，不仅能够负责将以太网数据与其他协议芯片进行数据交互，而且也可以对以太网信号进行接收转发等中继功能。由此提高了以太网节点内芯片的集成度。对于标准众多的工业以太网通讯协议，采用可编程逻辑元器件的意义在于可以减少需要的芯片数量。因为通讯协议的处理往往是通过微处理器或者单片机完成，而通讯芯片则负责通讯信号的编解码工作，所以一个常见的工业控制模型需要一个微处理器和一个编解码芯片；但是采用了可编程逻辑元器件，可以将编解码功能和微处理器功能整合在一块可编程逻辑元器件中，从而减少了芯片数量，缩小了占用的空间。
另外，本发明以太网信号处理器采用供电芯片，可以实现有选择性地向外供电，其机理完全符合802.3af的要求，由此可以智能的辨认出是否有PD设备接入，同时具有短路保护、断路掉电等保护功能，大大降低了现场的布线难度。
还有，本发明采用CRC-32校验算法进行数据校验，由于实现了部分以太网数据链路层信号处理功能，为进一步尝试处理链路层数据奠定了基础。
图1是OSI模型及处理层的通信设备的对应图；图2是以太网的原理结构示意图；图3是本发明以太网信号处理器的一种结构示意图；图4是接收信号处理电路的一种实施电路图；
图5是基于图3的可编程逻辑器件的结构示意图；图6是本发明公开的以太网信号处理器的另一种结构示意图；图7是基于图6的可编程逻辑器件的内部结构图；图8是以太网信号处理器中具有总线供电的部分结构示意图；图9是以太网信号处理的一种流程图；图10是曼彻斯特解码的机理图；图11为CRC-32多项式表示电路图。
具体实施例方式
以下结合附图，具体说明本发明。
本发明公开的以太网信号处理器可以设置在以太网节点内，用以进行以太网信号的处理如转发、编解码等。并且，以太网信号处理器主要工作于物理层，对于信道上的原始数据流进行处理，为后续完善数据链数据层上的功能提供了极其重要的基础支持。
请参阅图3，其为本发明的以太网信号处理器的一种结构示意图。它包括网络变压器21、可编程逻辑器件22及给可编程逻辑器件22提供采样频率的晶振23，其中网络变压器21连接可编程逻辑器件22，用以实现信号隔离和网络终端功能；可编程逻辑器件22用以可编程处理以太网信号，包括对以太网信号进行解码和编码，以及控制以太网信号的转发和存储。可编程逻辑器件22可以采用FPGA、CPLD和SPLD等器件。
晶振23用以给可编程逻辑器件22提供采样频率，以便进行信号的解码和编码工作。如本发明可以采用80M晶振。
以太网信号处理器还包括接收信号处理电路(图中未绘示)，其输入端连接网络变压器21，其输出端连接可编程逻辑器件22，用以将接收到的曼彻斯特差分信号转换成可编程逻辑器件能够识别的数字信号。但是，有些可编程逻辑器件本身能够识别这种差分信号，若是采用该些可编程逻辑器件22，则以太网信号处理器无需使用该接收信号处理电路。
请参阅图4，其为接收信号处理电路的一种实施电路图。接收信号正端1和负端传输信号2信号正好相反。该接收信号处理电路利用差分放大电路先将接收到从网络通路上传送的模拟信号进行整形，然后处理成为可编程逻辑器23可以接收的数字信号。网络通路上传输的信号是经过变压器整形后的正弦波信号，峰值在5V左右，通过选择快速动作三极管7、8和合适的电阻3可以控制三极管在合适的电压值时进行动作。而通过选择合适的电阻4、5以保证输出电压6是占空比为1∶1的方波。最后实现的功能是当正端1输入高电平，负端2输入低电平时，三极管7导通，三极管8不导通，输出端6输出高电平；当正端1输入低电平，负端2输入高电平时，三极管7不导通，三极管8导通，输出端6输出低电平。通过上述电路，即可实现将差分信号转换成可编程逻辑器件23可以识别的数字信号。
请参阅图5，其为可编程逻辑器件22的结构示意图。它至少包括控制单元221、存储器222、解码单元223和编码单元224，其中解码单元223，用以将接收到以曼彻斯特编码的数据按字节解码成NRZ码，并将所述NRZ码发送至存储器222中进行保存；编码单元224，用以先从存储器222中按位读取出待发送的数据，然后按照曼彻斯特编码后送出；控制单元221，用以控制数据的解码/编码操作，并控制数据的转发。
上述公开的以太网信号处理器由于采用可编程逻辑器件，由此利用可编程逻辑器件强大的数字信号处理能力、高速的信号处理速率及灵活的逻辑配置功能，使其具有以太网物理信号编解码芯片的功能，负责以太网通路与其他协议芯片的数据交互。而事实上，上述公开的仅为以太网信号处理器的一种实现方式。
请参阅图6，其为本发明公开的以太网信号处理器的另一种结构示意图。它包括两个网络变压器21、可编程逻辑器件22及给可编程逻辑器件22提供采样频率的晶振23。很显然，上述的以太网信号处理器还具有集线器/中继器芯片功能，主要对以太网信号进行接收转发、信号放大等功能。并且，若可编程逻辑器件22不具有接收曼彻斯特差分信号的功能，则以太网信号处理器还包括两个接收信号处理电路。每一个接收信号处理电路各自设置在网络变压器21和可编程逻辑器件22之间，用以对接收到的从网路来的曼彻斯特差分信号进行整形，以便将所述信号转换成可编程逻辑器件22可以识别的数字信号输入至可编程逻辑器件22。
基于图6的以太网信号处理器，则可编程逻辑器件应具有对应的内部结构图(请参阅图7)。由于各个单元的功能与前述公开的功能一致，因此在此就不再赘述了。
另外，对于复杂多变的现场情况，本处理器提供了总线供电功能，极大的简化了现场的电气接线。为此，本处理器还包括供电芯片24、网络变压器25和RJ45接口26(请参阅图8)。其中所述供电芯片24，连接可编程逻辑器件22和网络变压器25，用以接收可编程逻辑器件22发出的供电指令，并进行供电测试、电压分级以及供电保护；网络变压器25，在供电芯片24的控制下通过RJ45接口26将工作电压传送出去。其功能实现的供电芯片24可以通过当前市面上很多的Linear和TI的专用总线供电芯片，而可编程逻辑器件22则对于该芯片进行控制。
48V的工作电压是通过RJ45的1、2、3和6端子传送出去的，而网络变压器25的外侧线圈的中间抽头分别加上了+48V和地。供电芯片24通过电压输出端控制何时对外供电，而测试输入端则负责送电之前的供电测试、供电分级和送电之后的短路测试、断路测试。同时可编程逻辑器件负责启动和关闭供电芯片24，来决定是否启动供电功能。
总线供电功能的实现流程。具体为供电芯片24收到可编程逻辑器件22发出的供电信号，开始启动供电功能第一步是进行供电测试，供电芯片22送出两个不同的电流值然后采样电压值，从而计算对侧设备的电组值(详细资料可参看802.3af标准)，如果不合格则不供电，合格则进入第二步；第二步输出电压分级供电芯片24送出测试电压，根据反馈回的电压来进行分级，从而决定输出电流的等级范围；第三步就是开始供电当上面的要求都满足之后，供电芯片24将开始向外供电；第四步是供电保护主要分为两个部分，短路保护和断路保护。这两个部分实时监视供电的电流变化，一旦超过要求，就认为供电线路出现故障，然后停止供电，供电芯片24重新进入供电准备状态。
以下以具有曼彻斯特编解码芯片功能和集线器芯片功能的以太网信号处理器为例，具体说明以太网信号处理流程。请参阅图9，其为以太网信号处理的一种流程图。它包括首先进行步骤S110将接收到所有信号进行曼彻斯特解码，进一步包括(11)若检测到有电平变化时，计数器开始计数；(12)计数器中的计数值是否等于预先设定的阈值，若是，则采样电平作为解码数据，否则进行步骤(12)；然后进行步骤S120将解码数据按字节的形式存储在存储器中；随后进行步骤S130当接收到控制单元发送的编码指令后，从存储器中读取数据，并进行曼彻斯特编码后进行发送，所述曼彻斯特编码是以两倍于以太网传输频率的工作频率进行工作，所述编码进一步包括(31)第一个时间周期发送数据的反码；(32)第二个时间周期发送数据比特值。
以太网信号处理器将收到的信号通过解码单元进行解码，解码后的数据按字节的形式送到存储器进行存储，同时继续进行数据的接收，直到没有数据接收为止，此时数据接收结束。当存储器有数据时，编码单元开始准备，一旦收到控制单元的发送指令，编码单元就开始从存储器读取数据进行编码，然后进行发送，直到存储器空，就停止发送数据。
以下说明解码的处理流程(请参阅图10)。
以太网信号是以曼彻斯特编码码差分方式发送的。而曼彻斯特编码发送数据时是分为两个部分发送的，前半个时间周期传送的信号是该时间周期预传送的比特值的反码，后半个时间周期传送的是比特值本身。这种发送方式决定了在一个时间段内，其中间点中有一个信号电平的变化，正因为如此，曼彻斯特编码方式在发送信号的同时，也传输了同步时钟信息，可以使网络上的每一个设备保持同步。
解码算法正是利用这个特性来完成以太网信号的采集。以40M采样频率为例，具体说明解码过程。
首先，采样和同步收到的信号；随后，当监测到一个电平跳变后，只有在计数器计到3时才重新开始监测电平跳变(当使用40M钟振，一个时钟周期为25ns，而当计数器计到3时，也就是75ns，正好避开了起始点的可能出现的电平跳变，从而保证了信号同步和监测到的电平跳变必定是中间点的)；随后，计数器清零，一直等到再次检测到电平变化，计数器重新开始计数。
最后，将采样电平作为解码数据，并将解码数据按字节的形式存储在存储器中。
以下说明编码过程。
首先编码单元是以两倍于以太网传输频率的工作频率工作的，也就是说，对于10M的网络，编码单元的工作频率是20M。编码单元按字节从存储器中读取数据，然后通过移位按位发送出去；发送时第一个时间周期传送信号是传送比特值的反码，第二个时间周期传送的是比特值本身。当存储器没有数据时，则发送结束。
处理器在发送曼彻斯特数据之前以及接收曼彻斯特数据之后，首先需进行CRC-32校验。以下具体介绍CRC-32校验。请参阅图11，其为CRC多项式表示电路。
循环冗余校验CRC(Cyclic Redundancy Check)是由分组线性码的分支而来，其主要应用是二元码组。编码简单且误判概率很低，在通信系统中得到了广泛的应用。CRC校验采用多项式编码方法。被处理的数据块可以看作是一个n阶的二进制多项式，由an-1xn-1+an-2xx-2+…+a1x+a0。如一个8位二进制数10110101可以表示为1x7+0x6+1x5+1x4+0x3+1x2+0x+1。多项式的加减法运算以2为模，加减时不进、错位，和逻辑异或运算一致。采用CRC校验时，发送方和接收方用同一个生成多项式g(x)，并且g(x)的首位和最后一位的系数必须为1。CRC的处理方法是发送方以g(x)去除t(x)，得到余数作为CRC校验码。校验时，以计算的校正结果是否为0为据，判断数据帧是否出错。而在常用的通讯网络中，大多采用CRC-32差错校验算法，即发送方从开始发送数据时就开始计算CRC校验码，可以按位计算，也可以按字节来计算。在发送完所有的数据后，将计算好的CRC校验码添加到发送数据的最后。CRC-32则表示CRC码为4字节(32位)，而CRC-32的生成多项式g(x)＝x32+x26+x23+x22+x16+x12+x11+x10+x8+x7+x5+x4+x2+x+1。
在常见的CRC-32差错校验算法，通常两种方法来实现一种就是比特型CRC算法，另一种是字节型CRC算法。
字节型CRC算法基于这样一个事实计算本字节后的CRC码，等于上一字节余式CRC码的低8位左移8位，加上上一字节CRC右移8位和本字节之和后所求得的CRC码。如果把8位二进制序列数的CRC(共256个)全部计算出来，放在一个表里，编码时只要从表中查找对应的值进行处理即可。这个方法可以极大的提高计算速度，但需要占据一定的存储空间。
比特型CRC算法则是基于计算一位后的CRC码等于上一位CRC码乘以2后除以多项式，所得的余数再加上本位值除以多项式所得的余数。这种算法代码简单，占用内存较小，但是对于处理器来说，由于需要按位计算CRC，占用了大量处理器时间，所以应用比较少。而FPGA进行数字逻辑运算是其优势，同时由于是基于硬件，对于信号可以并行处理，所以本处理器采用了该算法来实现CRC计算。
首先确定数据的长度，即确定何时开始计算CRC，何时停止计算CRC；然后按位跟特征值32′h04C11DB7相与，所得值再加上上一个位产生的CRC校验码，即是该位的校验码。可编程逻辑器件其特点在于处理数字信号速度快，并行处理数据，因此这种按位进行CRC计算的方式非常适合可编程逻辑器件。同时算法简单、占用内存少，通过Verilog硬件描述语言编写简单，在实际应用中该算法实现方法也能满足各方面的要求。
以上公开的仅为本发明的几个具体实施例，但本发明并非局限于此，任何本领域的技术人员能思之的变化，都应落在本发明的保护范围内。
权利要求
1.一种以太网信号处理器，其特征在于，所述以太网信号处理器设置在以太网节点中，所述以太网处理器包括网络变压器、可编程逻辑器件及给可编程逻辑器件提供采样频率的晶振，其中网络变压器连接可编程逻辑器件，用以实现信号隔离和网络终端功能；可编程逻辑器件用以可编程设置以太网信号的处理，包括对以太网信号进行解码和编码，以及控制以太网信号的转发和存储。
2.如权利要求1所述的一种以太网信号处理器，其特征在于，所述可编程逻辑器件的两端各自连接一网络变压器。
3.如权利要求1或2所述的一种以太网信号处理器，其特征在于，还包括接收信号处理电路，其输入端连接网络变压器的输出端，其输出端连接可编程逻辑器件，用以将接收到的曼彻斯特差分信号转换成可编程逻辑器件能够识别的数字信号。
4.如权利要求3所述的一种以太网信号处理器，其特征在于，所述接收信号处理电路包括将接收到的模拟信号进行整形后处理成数字信号的差分放大电路。
5.如权利要求1或2所述的一种以太网信号处理器，其特征在于，所述可编程逻辑器件具体包括控制单元、存储器、至少一个解码单元和编码单元，其中解码单元，用以将接收到以曼彻斯特编码的数据按字节解码成不归零编码NRZ码，并将所述NRZ码发送至存储器中进行保存；编码单元，用以先从存储器中按位读取出待发送的数据，然后按照曼彻斯特码进行编码后送出；控制单元，用以控制数据的解码/编码操作，并控制数据的转发。
6.如权利要求1或2所述的一种以太网信号处理器，其特征在于，还包括供电芯片、网络变压器和RJ45接口，其中所述供电芯片，连接可编程逻辑器件和网络变压器，用以接收可编程逻辑器件发出的供电指令，并进行供电测试、电压分级以及供电保护；网络变压器，在供电芯片的控制下通过RJ45接口将工作电压传送出去。
7.如权利要求1所述的一种以太网信号处理器，其特征在于，所述可编程逻辑器件包括FPGA、CPLD及SPLD。
8.一种基于权项1的以太网信号处理方法，其特征在于，包括(1)将接收到所有信号进行曼彻斯特解码，进一步包括(11)若检测到有电平变化时，计数器开始计数；(12)计数器中的计数值是否等于预先设定的阈值，若是，则采样电平作为解码数据，否则进行步骤(12)；(2)将解码数据按字节的形式存储在存储器中；(3)当接收到控制单元发送的编码指令后，从存储器中读取数据，并进行曼彻斯特编码后进行发送，所述曼彻斯特编码是以两倍于以太网传输频率的工作频率进行工作，所述编码进一步包括(31)第一个时间周期发送数据的反码；(32)第二个时间周期发送数据比特值。
9.如权利要求8所述的以太网信号处理方法，其特征在于，还包括在发送数据之前以及接收数据之后首先进行CRC-32校验。
10.如权利要求8所述的以太网信号处理方法，其特征在于，所述阈值为3。
全文摘要
本发明公开了一种以太网信号处理器及以太网信号处理方法，以太网信号处理器设置在以太网节点中，以太网处理器包括网络变压器、可编程逻辑器件及给可编程逻辑器件提供采样频率的晶振，其中网络变压器连接可编程逻辑器件，用以实现信号隔离和网络终端功能；可编程逻辑器件用以处理以太网信号，包括对以太网信号进行解码和编码，以及控制以太网信号的转发和存储。本发明开创了将可编程逻辑器件在以太网传输信号物理层处理领域的应用，由于可编程逻辑器件的强大的数字信号处理能力、高速的信号处理速度以及灵活的逻辑配置功能，使得采用该可编程逻辑器件的以太网信号处理器能够适应标准众多的工业以太网通讯，并且简化了电路结构，节省了布局空间。
文档编号H04L12/02GK1633075SQ200510002990
公开日2005年6月29日 申请日期2005年1月27日 优先权日2005年1月27日
发明者冯冬芹, 汪昆, 谭平, 褚健 申请人:浙江中控技术股份有限公司