专利名称:电子围棋的制作方法
本发明涉及一种电子围棋。
目前的围棋，一般是用玻璃(或塑料及其它材料)制成的黑白棋子。下棋时，必须有用纸或木材等制成的棋盘。棋盘共有十九行，十九列把整个棋盘划分成三百六十一个小格。另外，在讲解用的挂盘中也用由磁性材料制成的棋盘和棋子。下棋时，只要把黑白棋子放在棋盘中各交点上，即可进行下棋。
本发明的目的在于提供一种电子围棋，它省去了通常用的棋子和纸质或木质的棋盘，而用液晶或其它显示装置显示出整个棋盘或棋子，并通过控制按动下棋各坐标位置和状态的控制键，达到下棋的目的。本发明的目的还在于用内部电路来完成自动记谱，自动计算胜负，复盘以及重现珍谱等。因此，可适用于多种场合的需要。
本发明由下述装置构成棋盘，棋子显示装置以及控制下棋坐标位置和状态的控制键。棋盘显示装置可显示围棋的棋盘。该棋盘共有十九行、十九列。它把整个棋盘划分成361个小格。棋子显示装置可以在棋盘中任一行任一列的交叉点上显示代表黑白的二种不同的棋子。控制键包括四组，每组十九个键，共七十六个。每个控制键对应于棋盘中十九行或十九列中的一行或一列。四组键构成十九行十九列的平面坐标点。通过按动相邻组中各一个控制键，可以确定下棋的坐标位置;通过四组键中两组键的适当的组合，可以分别确定下黑棋、下向棋或吃子状态，并在棋盘显示装置的某个位置上显示出黑棋、白棋、吃子的状态。
在上述的下棋坐标位置状态控制键和棋盘棋子显示与装置之间，可加入编码单元电路，存贮电路和译码电路，编码电路直接与下棋坐标位置和状态的控制键相连，对每步下棋的坐标位置和下棋状态进行二进制编码，一路输入到随机存贮器电路(RAM)中存贮，另一路直接输入到地址译码器中译码，并将译码的结果输到显示装置在对应的位置上显示出相应的状态。复盘时，与存贮单元相连的译码单元把存贮单元中所存贮的每步下棋的坐标位置和下棋状态的编码进行译码，再输到显示器中进行复盘显示。
上述的编码电路中可包括一下棋坐标位置编码器和一下棋状态编码器，坐标位置编码器与控制下棋坐标位置和状态的控制键相连，对围棋棋盘中361个位置进行二进制编码;下棋状态编码器通过控制键的不同组合决定下黑棋，下白棋、吃子各状态的编码。
贮存电路中可包含有随机存贮器(RAM)，用于存贮由编码电路编码形成的下棋坐标位置和状态的编码。为了保证随机存贮器(RAM)准确写入数据信号，设置了单稳态电路。读写控制电路用于控制随机存贮器的读出或写入。并设置下棋地址计数器和复盘地址计数器，以配合读写控制电路控制随机存贮器进行写入或者读出。
在上述电路中，还可设置结果处理电路，它包括脉冲振荡器，黑白棋子计数器，以及与黑白棋子计数器相连的减法器和数据比较器。数据比较器使脉冲振荡器输出与减法器减法结果数目相等的脉冲个数。根据减法器符号位得出在黑棋或白棋取胜的符号，控制胜负显示地址计数器在显示装置中逐行显示由减法器符号决定的获胜黑棋或白棋。所显示的黑棋或白棋的个数由经数据比较器控制的输入脉冲个数决定。
下面参照附图，进一步说明实现本发明的最佳实施例。
图1是本电子围棋的俯视图;
图2是本电子围棋的侧视图;
图3是本电子围棋的控制键的结构示意图;
图4是本电子围棋的液晶显示装置中棋盘和棋子显示装置图;
图5是实现本发明的电路原理方框图;
图6a、图6b、图6c是本发明实施例的线路图;
图7是图5、图6中的编码电路的线路图;
图8是使随机存贮器(RAM)准确写入的单稳电路的线路图;
图9是控制棋盘棋子显示装置的显示信号及消重复反馈电路图;
图10是本发明最佳实施例所述图9中的B-2单元的结构图。
图11a、图11b是本发明中目数计数器的另一实施例线路图。
参见图1，本发明的控制下棋坐标位置及下棋状态键是由四组共七十六个分别分布在围棋棋盘四周的控制按键组成。四组的编号分别为Ⅰ，Ⅱ，Ⅲ，Ⅳ，每一组分别有十九个按键，每个按键分别对应所在的行或列，这样相邻两组键就可组成可代表围棋棋盘中任一位置的一个平面坐标。按动Ⅰ-Ⅱ组键中的各一个键，即可表示在其所在行、列坐标位置上下黑棋;按动Ⅲ-Ⅳ组键中的各一个键，即表示在其所在行、列的坐标位置上下白棋;而按动Ⅰ-Ⅳ或Ⅱ-Ⅲ组键中的各一个键，即表示在其所在行，列所处的坐标位置上吃子。也可另设状态转换开关来改变状态。
参见图2、图3，上述的控制按键可采用尖顶形坐标按键，这样就能减少按键时，因各键靠在一起而产生误按旁边的键。显然，其它键也可使用。
参见图4，棋盘液晶显示装置中共有361个显示块。每个块上有显黑棋、显白棋、显无子三个状态。因此共有1083个变化的显象元素。为了增加液晶显示器的输入总线数，采用将几块单片的后导电电极拼在一起的方法。在本实施例中，后电极可分成四块6×6单元，四块6×7单元和一块7×7单元，每一个单元中有四种象素An°，Bn°，Cn°，Dn°，所述的An°表示格子显示符象素，Bn°表示白棋显示符象素，Cn°表示黑棋显示符象素;Dn°表示间隔显示象素。各单元中的间隔显示象素连接在一起。在电源开启之后可以由格子显示符象素An°，间隔显示象素Dn°连在一起，显示棋盘格子信号，当在某位置下白棋时，白棋显示象素Bn°呈暗显示，格子显示象素An°和黑棋显示符象素Cn°不显示，而间隔显示象素Dn°则始终呈暗显示。下黑棋时，格子显示象素An°和黑棋显示象素Cn°呈暗显示，白棋显示象素Bn°呈不显示，而间隔显示符Dn°始终呈暗显示。
参见图5、图6，图5是实现本发明电子围棋的实施例的原理方框图，图中，编码单元(1)是与控制键(12)相连;它通过如图7所示的典型的编码电路对上述的每组十九个控制键进行编码，产生五位二进制坐标编码，和状态函数H。由于四组控制键的工作情况一致，所以可用四个相同的编码电路，产生四组五位的二进制坐标码，即C1D1E1F1G1，C2D2E2F2G2，C3D3E3F3G3，C4D4E4F4G4。在实际情况中，C1D1E1F1G1，C3D3E3F3G3，以及C2D2E2F2G2，C4D4E4F4G4表示了相同的平面直角坐标的行与列，因而只用CDEFG和C′D′E′F′G′就可以确定在所述棋盘中任何位置的坐标。对于如图1所示的第Ⅰ组控制键，其编码情况如下C1D1E1F1G1H1第1个按键 00001 1第2个按键 00010 1第3个按键 00011 1第4个按键 00100 1第5个按键 00101 1第6个按键 00110 1第7个按键 00111 1
第8个按键 01000 1第9个按键 01001 1第10个按键 01010 1第11个按键 01011 1第12个按键 01100 1第13个按键 01101 1第14个按键 01110 1第15个按键 01111 1第16个按键 10000 1第17个按键 10001 1第18个按键 10010 1第19个按键 10011 1其余三组坐标编码情况与第Ⅰ组相同。
其余三组下棋状态函数与第Ⅰ组相同。
对于所下棋的黑、白、吃子状态的编码是通过图5中的方框单元(2)即下棋状态编码电路实现的，在坐标位置编码电路(1)产生坐标位置编码的同时，由下棋状态编码电路(2)产生下棋状态函数H，四个编码器可产生四个状态函数H1，H2，H3，H4，根据下述真值表产生计数状态函数A′B′和显示状态函数AB，H1H2H3H4A′ B′ A B1 1 0 0 1 0 1 00 1 1 0 1 0 0 00 0 1 1 0 1 0 10 0 0 1 0 1 0 0所产生的显示状态函数AB的不同组合，可表示下白棋，下黑棋，或吃子各状态。上述计数状态函数AB为结果处理单元中黑棋与白棋子数计数器的输入信号。
由上述坐标地址编码单元(1)和状态编码单元(2)产生的坐标编码CDEFG，C1D1E1F1G1和显示状态函数AB进入到随机存贮单元(7)中。在本实施例中，随机存贮单元可采用六块CM5010扩展而成。由单元(2)的计数状态函数A′B′以及H分别输到着棋地址计数器单元(8)和复盘地址计数器单元(9)中的计数器作为随机存贮器的写入或读出地址;并且计数状态函数A′B′与复盘信号输入到读写控制单元(10)中以产生读写控制信号。读写控制信号控制随机存贮器的写入或者读出。
由着棋坐标位置编码电路(1)和下棋状态编码电路(2)，胜负比较电路(4)以及随机存贮器单元(7)输出的棋盘坐标地址信号连到译码单元(5)中译码。随机存贮器的读出信号包括下棋坐标位置CDEFG，C′D′E′F′G′以及下棋显示状态码AB，CDEFG，C′D′E′F′G′通过19×19地址选1译码器产生一地址码。在本实施例中是用两块CC4515扩展为32位选1译码器，其中的13位空置形成19位选1译码器，再用另外二块CC4515扩展为19位选1译码器，即可完成与平面坐标的行与列相对应的棋盘位置的寻址。
显示状态函数AB以及由运算电路(3)中减法器产生的符号位C0输入到显示符电路(11)中产生符号显示函数A＊，B＊，C＊，以配合由编码电路直接产生的以及由译码单元(5)产生的地址信号CDEFG，C′D′E′F′G′，以及胜负显示地址计数器的输出C0D0E0F0G0，C′0D′0E′0F′0G′0，在所述的液晶显示器件上的对应位置显示下棋式胜负显示状态。
在本发明中，还设置一结果处理胜负电路，它由运算电路(3)，数据比较器，行列地址计数器(胜负显示地址计数器)单元(4)和脉冲振荡器构成。与下棋状态编码电路(2)相连的运算电路(3)包括黑棋白棋计数器，它们分别与状态编码电路的计数状态函数A′B′相连。黑白棋计数器的输出端分别输入到减法器，得出黑、白棋子胜负结果的子数差。脉冲振荡器输出脉冲，脉冲的个数通过单元(4)中的数据比较电路与减法器结果进行比较，直至脉冲个数与减法器输出结果一致，此时比较电路控制脉冲振荡器停止输出脉冲。输出经过数据比较电路控制的输出脉冲信号，使胜负显示计数器计数，并使单元(4)中的胜负显示行列地址计数器逐行逐列计数。经过译码单元之后触发棋盘显示器逐行显示。所显示的状态由通过减法器符号输出位进入显示符电路(11)决定，通过减法器的结果确定在上述逐个位置上显示胜方棋子数。在本实施例中，选用二级扩展CC4008减法器输出减法结果。减法器的符号位输出A0与B0，A0为1时黑棋胜，B0为1时白棋胜。显示胜负结果时，由脉冲振荡器输入n个脉冲CP′，胜负显示计数器同时计数，计数的结果Q1…Q8与减法输出的结果S1…S8经数据比较器，比较相同的时候，减法器输出Z0信号，由式CP′＝CP×Z0×QE，Z0为0时CP′脉冲截止。n个CP′脉冲分别输出到两胜负显示地址计数器中，使棋盘显示器上逐行显示相应的黑棋或白棋。
参见图8在本装置中，还设置单稳态电路，它包括单稳态触发器构成的脉冲延迟器与三态R-S锁存触发器。目的是使RAM准确地存入数据。在本实施例中，下棋状态编码单元的输出信号AB以及由下棋坐标编码器产生的CDEFG、C′D′E′F′G′经CC4043组成的单稳电路，使稳态输出的AB，CDEFG，C′D′E′F′G′信号的脉宽足够大。另外，本实施例中还用了CC14528组成的脉冲延迟器，使R/W信号有一适当的延迟时间，脉冲延迟时间T1≤R1C1/2，脉宽T2＝R2C2/2，目的是使R/W信号能介于A0B0CDEFG，C′D′E′F′G′信号之间，使RAM能正确地写入数据信号。
参见图9，在本装置的实施例中，为了克服重复相同的使入计数器产生错误，在棋盘显示器电路中加入了反馈电路，由显示符信号A＊B＊C＊输入与T触发器的原Q状态比较，如A＊B＊C＊中有与原Q状态不同的话产生一S′信号使地址信号N导通，触发器翻转;这样每来一个A＊B＊C＊及N则有一个与A＊B＊C＊相同的A0B0C0产生，使A0B0C0直接与显示器显示段A0nB0nC0n相连。当A＊B＊C＊输入与原状态相同的话(出现重复按键)，则产生一个消除由重复按键产生错误计数的反馈信号X或Y。D0n与棋盘所有间隔符相连，当D0为低电平时，D＊正脉冲使触发器转，D0为高电平时触发器不翻转。图9中的B-2单元由图10所示构成。图中的n信号为361路信号的逻辑或输出电路。它包括72只五态或非门，14只五态与非门和一只三态与非门。
图11是本发明所述的胜负结果处理单元的另一种实施例。按动开始功能键T以后，产生一个脉冲信号PT。PT与三个计数器的清零端Cr1，Cr2Cr3以及全加器的清零端相连，使三个计数器及全加器输出结果清零，由脉冲振荡器产生CP脉冲信号，当按结束下棋键E后，QE＝1，计数器(1)的输出反馈信号
N1=1,(
N1=
Q11×Q21×Q31×Q41×Q15)由
N1，QE，CP通过三态与非门输出脉冲信号CP′，CP′使计数器(1)，(2)开始计数，CP′的第一个脉冲输入计数以后，计数器(1)的输出反馈信号M1=
Q11+Q21+Q31+Q41+Q51=0，M1与CP′经二态与门产生CP″使计数器(2)计数，当M1＝0时，CP″脉冲输入截止，计数器(2)停止计数。计数器(2)的继续计数，当计数器(2)计数到输出为10011，N2=Q12×Q22×
Q32×
Q42×Q52=1,CT1=N2+ PT,，使计数器(2)清零，CP'''=
CP''+N2，N2信号脉冲使计数器(1)再次计数，这样就实现了逐行逐列的寻址。其中(1)为行坐标计数器而(2)为列坐标计数器。两计数器的计数结果Q11Q12Q13Q14Q15以及Q21Q22Q23Q24Q25输入到坐标地址译码器中去就可找出相应的坐标点n，该坐标点的显示状态为A0nB0nC0n，由An＝Cn0×n，Bn＝Bn0×n，Cn＝Cn0×n×An0产生相应信号AnBnCn，当该坐标点上的显示状态为An0＝1，Bn0＝0，Cn0＝0时，产生An′信号。此时该点显示无棋子只有棋格状态，An进入目数计数器计数。A′n=Σi = 1361Ai ,]]>，当该坐标点上的显示状态为An0＝0，Bn0＝1，Cn0＝0时，产生B′n信号，此时该点显示白棋状态。将目数计数器的计数结果Q31Q32Q33Q34Q35输入到全加器(1)(白棋目数累加)中去，将全加器中原来的数据与输入的数据累加产生S21S22S23S24S25S26S27S28。Smn经触发器延迟电路产生Q5信号，B′n信号经另一延迟电路产生QT。T触发器(5)的脉冲输入CP=
QS×SnIm×Z1×(QS+
Z1+SnIm)×Q'T,Q'T=Q1+
Z1，该电路的目的是为了使加全加器在B′n或C′n产生时，将目数计数器的输出结果累加到原来的全加器保持数据Smn1上去。Bn′(或Cn′)又使目数计数器在输出结果加到全加器中去后将目数计数器清零。(该清零信号Cr3经一延迟电路目的是使全加器完成累加以后再去清零)。目数计数器清零以后，Smn经过延迟再保持到SmnI去。另外在按PT键以后当全加器的输出保持SmnI≠0时，PT信号使触发器(5)翻转，即PT信号使SmnI清零。这样就实现了下述计数方式在一行计数器碰到空格，目数计数器将空格数(目数)计数，从空格到白棋或黑棋就将目数加到所碰到的白棋或黑棋的目数累加器中去，在一行结尾处可能并不碰到棋子，但这时仍需将目数计数器的目数累加到全加器中去。为此参照RS触发器的工作原理设计了一触发器
，这样当碰到连续的黑棋时，
Q1=0，
Q2=1，碰到连续的白棋时，
Q1=1，
Q2=0，碰到空格时，
Q1，
Q2，状态不变。
在列的末尾处计数器(2)计数到10011，这时产生N2＝1，这样就产生Q′1或Q′2的脉冲信号，该脉冲信号就将目数计数器中的输出结果累加到白棋或黑棋全加器中，并在累加好以后将目数计数器(计数器(3)清零。考虑到在一行里可能会不碰到棋子，这时也就不需要进行计数转换。故设置了N3＝Q31+Q32+Q33+Q34+Q35，
当N2＝1(计数器(1)计数到10011)，N3＝0，(计数器(3)也计到10011)时N＝1，Q′1，Q′2＝0，即计数状态不变化。最后当坐标列计数器(2)计数到10011时CD′脉冲截止，双方目数计数结束，这时的S28S27S26S25S24S23S22S21为白方的目数，S18S17S12S12S12S12S12S11为黑方的目数。将两者相减即可得到双方的目数差，并可由此显示胜负结果。另外，根据棋理，提掉对方一子，除了空下的地方为己方目数外，还应加上提掉的一子(一目)，故提白棋时Q9＝H2×H3，Q9接到全加器的输入最低位，因为这时的计数器(3)被PT清过零，QP的输入相当于输入00001数据，并且QP还将加法结果触发保持，提黑子时Q10＝H1×H4情况与提白棋相同。
与本实施例1的电路相比较，只要将原来电路中的白棋胜负计数器用全加器(1)代替。黑棋计数器的Q1…Q8用全加器(2)的S21…S28代替，再省去A′B′状态电路，其它部分不用改动，这样能实现在下棋结束后;只要将被吃掉的棋子提去，双方棋子收完，按一下结束键就可以显示双方的目数差。
本装置中，还设置了电源开启键，关闭键结束键，重盘键，用以实现特殊功能。
以上对本发明的结构作了具体描述。此外还可以在棋盘格子上加传感器，用手指触摸棋盘格子上的传感器来代替坐标按键。此外还可加入微电脑实现人机对弈，另外还可扩展外储存器ROM，以存放珍谱。另外本发明还可以实现使刚下在棋子显示闪动以提醒对方所下棋的位置，并且还可以加上音响合成器用声音提醒对方。
权利要求
1.一种电子围棋，其特征在于显示围棋棋盘和黑白棋子的显示装置，可对下棋坐标位置和下棋状态包括下黑棋、下白棋以及吃子状态进行控制的控制键。
2.如权利要求
1所述的电子围棋，其特征在于对下棋坐标位置和下棋状态进行编码的编码电路，对所述编码进行存贮的贮存电路以及与贮存电路相连的对存贮的编码进行译码以便使显示装置进行显示的译码电路。
3.如权利要求
2所述的电子围棋，其特征在于所述的编码电路包括例如是二进制坐标位置编码器和下棋状态编码器。
4.如权利要求
2所述的电子围棋，其特征在于所述的贮存电路包括随机存贮器，确保随机存贮器准确写入数据信号的单稳态电路，控制随机存贮器读出或写入的读写控制电路，下棋地址计数器和复盘地址计数器。
5.如权利要求
2所述的电子围棋，其特征在于还包括一计算黑白双方胜负的结果处理电路，包括脉冲振荡器，与下黑棋下白棋状态编码电路相连的黑棋或白棋目数计数器，与所述计数器相连的减法器以及控制胜负显示的数据比较电路和胜负显示地址计数器。
6.如权利要求
1所述的电子围棋，其特征在于所述的显示装置为可以显示围棋棋盘并在棋盘中的各下棋位置上显示黑白棋子的液晶显示装置。
7.如权利要求
6所述的电子围棋，其特征在于还包含一个为克服因重复按键而使着棋计数器产生错误的反馈电路。
8.如权利要求
1所述的电子围棋，其特征在于所述的控制键为尖顶形控制键。
专利摘要
一种利用坐标按键和显示装置实现围棋下棋的装置。通过控制坐标键，在相应位置上实现各种下棋。还可加入编码单元，储存单元，和译码单元，以实现存贮和复盘的功能；还可加入结果处理单元以实现自动计算胜负，该电子围棋具有体积小，可省去过去的棋子和棋盘，适合于各种需要。
文档编号A63F3/04GK87101692SQ87101692
公开日1988年9月14日 申请日期1987年3月2日
发明者朱勇年 申请人:朱勇年导出引文BiBTeX, EndNote, RefMan