专利名称：一种提高系统性能的备份电路的制作方法
技术领域：
本发明涉及一种备份电路，具体地说，是涉及一种可对不同备份部件实现自由选择的控制电路。
背景技术：
近几年来，随着电子技术的发展和芯片制作工艺水平的提高，现在的电子系统越来越复杂，功能越来越强大，但使用的部件越来越少，单个芯片集成的功能越来越多，存储的数据也相应增加，因此，一个芯片的损坏可能会导致整个系统的瘫痪。为了保证系统长期可靠的工作，在系统设计时对关键部件，如系统启动程序存储器、数据备份器件等进行备份设计，或者对关键数据分开存储，以防当一方数据或器件受到损坏时，另一方数据或器件可以进行补救，从而有效确保系统工作的可靠性和稳定性，像这样的备份设计在大型系统中的使用会越来越多。
发明内容
为了提高现有系统的控制性能，确保其工作的可靠性和稳定性，本发明提供了一种新型的备份电路，此电路结构简单，可通过硬件设置和软件设置来实现对备份电路中不同备份部件的选择。
为解决上述技术问题，本发明通过以下技术方案予以实现一种提高系统性能的备份电路，包括控制电路和备份电路，所述备份电路中至少包含有两个备份寄存器，在所述控制电路和备份电路之间连接有一选择电路；其中，所述控制电路的输入端与CPU的控制信号端相连，输出端与所述选择电路的选通端相连；所述选择电路的输入端与CPU的片选信号端相连，在控制电路与CPU的共同作用下，输出相应的备份寄存器片选信号，选择所述备份电路中不同的备份寄存器。
作为本发明的一个优选实施方案，在所述控制电路中包含有一线控器，所述线控器的1脚分别与直流电源和CPU的控制信号端相连，2脚一路直接连接所述的选择电路，另一路经一反相器与选择电路相连，3脚接地。
作为本发明的另一个优选实施方案，所述选择电路包含有至少两个与非门电路，其中一个与非门的选通端与所述反相器的输出端相连，另一个与非门的选通端直接与线控器的2脚相连，所述与非门的输入端与CPU的不同片选信号端相连。
作为对上述优选实施方案的进一步限定，所述选择电路包含有三个与非门电路，其中，第一个与非门的选通端与所述反相器的输出端相连，另外两个与非门的选通端直接与线控器的2脚相连，所述第一、第二与非门的输入端与CPU的一个片选信号端相连，第三个与非门的输入端与CPU的另一个片选信号端相连，所述与非门的输出端分别与备份电路中三个寄存器芯片的片选端相连。
所述选择电路可采用一四路与非门芯片实现；所述线控器可采用一跳线器或选择开关实现。
与现有技术相比，本发明的优点和积极效果是本发明由控制电路、选择电路和备份电路三部分组成。其中，控制电路既可接收CPU发出的指令信号，又可根据跳线器或选择开关等硬件设施的连接状态实现对选择电路的控制；所述选择电路在控制电路和CPU的共同作用下输出寄存器片选信号，实现对备份电路中不同备份寄存器的选择。此电路结构简单，具有软件和硬件两种选择控制方式，并且通过增加备份电路和选择电路有效增强了系统可靠性和稳定性，缩短了系统的维护时间，使系统的工作效率得到了提高，可广泛适用于目前的大规模控制系统中。
图1是本发明备份电路的系统框图；图2是本发明中控制电路的具体线路连接图；图3是本发明中选择电路的具体线路连接图；图4是本发明中备份电路的具体线路连接图。
具体实施例方式
下面结合附图和具体实施方式
对本发明做进一步详细的说明。
图1是本发明备份电路的系统框图，它由控制电路、选择电路和备份电路三部分组成。其中，控制电路既可接收CPU发出的指令信号，又可根据跳线器或选择开关等硬件设施的连接状态实现对选择电路的控制；所述选择电路接收控制电路发出的高低电平信号，并在CPU的共同作用下发出相应的片选信号，实现对备份电路中不同寄存器的选择。所述备份电路的主要功能是完成系统中部分部件和数据的备份，它具有多种形式，比如存储芯片的备份(多个存储芯片存储相同的数据)和数据的备份(相同的数据存储在不同的空间)等，备份电路的增加主要是为了提高整个系统工作的可靠性和稳定性。本发明的备份电路采用三个寄存器芯片，分别存储系统的启动程序和应用程序。其中，对启动程序的选择需要硬件控制，对应用程序的选择需要软件控制，其具体电路连接参见图2至图4所示。
图2是本发明的控制电路单元，它包含有一跳线器JMB01和一反相器NB25，所述跳线器的1脚一方面与+3.3V直流电源，另一方面接收CPU发出的控制信号GPIO_SEL_SERIAL，2脚一方面直接输出Boot_Nand信号，另一方面经反相器NB25反相后输出Boot_Serial信号，3脚接地。当采用跳线器JMB01控制时，若跳线器JMB01的1脚和2脚连通，则Boot_Nand输出高电平信号，Boot_Serial输出低电平信号；若跳线器JMB01的2脚和3脚连通，则Boot_Nand输出低电平信号，Boot_Serial输出高电平信号。当采用软件控制时，将跳线器JMB01的1脚和2脚连通，此时，若GPIO_SEL_SERIAL设置为高电平，则Boot_Nand输出高电平信号，Boot_Serial输出低电平信号；若GPIO_SEL_SERIAL设置为低电平，则Boot_Nand输出低电平信号，Boot_Serial输出高电平信号。此控制电路单元实现了对于不同的控制信号有不同的电平输出。
图3是本发明的选择电路单元，它包含有三个与非门电路NB26A、NB26B和NB26C。其中，与非门NB26A的选通端1脚接收控制电路发出的Boot_Serial信号，输入端2脚接收CPU发出的片选信号FLEX_CS0#；与非门NB26B和NB26C的选通端4脚和10脚分别接收控制电路发出的Boot_Nand信号，输入端5脚和9脚分别接收CPU发出的片选信号FLEX_CS0#或FLEX_CS1#；它们的输出端分别与备份电路中三个不同寄存器的片选端相连。
图4是本发明的备份电路单元，它由三个备份寄存器NB30、NB31和NB32组成。其中，启动程序存储在寄存器NB30、NB31、NB32中，以防当一个寄存器芯片受到损坏时，仍能确保系统正常运行；应用程序存储在寄存器NB31、NB32中，可以实现相同应用程序的备份或者不同应用程序的选择。寄存器NB30的片选端S与与非门NB26A的输出端3脚相连，寄存器NB31的片选端CE与与非门NB26C的输出端8脚相连，寄存器NB32的片选端CE与与非门NB26B的输出端6脚相连，其片选信号均为低电平有效。
当系统选择从寄存器NB30启动时，跳线器JMB01需要连通其1、2脚，并且CPU发出的控制信号GPIO_SEL_SERIAL为高电平，片选信号FLEX_CS0#为低电平，此时，控制电路输出的Boot_Serial信号为低电平，Boot_Nand信号为高电平，进而控制与非门NB26A选通，NB26B、NB26C截止，输出低电平ROMCS#信号，实现对寄存器NB30的选择。如果选择从寄存器NB31或者NB32启动时，跳线器JMB01需要连通其2、3脚，此时，控制电路输出的Boot_Serial信号为高电平，Boot_Nand信号为低电平，控制与非门NB26A截止，NB26B、NB26C选通；此时，CPU发出的片选信号FLEX_CS0#和FLEX_CS1#的高低电平状态将决定所选择的寄存器NB31或NB32。为了保证芯片选择的唯一性，片选信号FLEX_CS0#和FLEX_CS1#不能同时为低电平，当FLEX_CS0#为低电平，FLEX_CS1#为高电平时，与非门NB26B输出低电平，NB26C输出高电平，进而实现对寄存器NB32的选择；当FLEX_CS0#为高电平，FLEX_CS1#为低电平时，与非门NB26C输出低电平，NB26B输出高电平，从而实现对寄存器NB31的选择。
在本发明中，选择电路可通过一四路与非门芯片实现；跳线器JMB01可由一选择开关替代，所述跳线器或选择开关位于系统的外壳或控制面板上，便于用户操作。
本发明电路结构简单，可方便地实现对选择电路输出端和寄存器芯片数目的扩充，进而实现对多个寄存器的选择。当然，上述说明并非是对本实用新型的限制，本实用新型也并不仅限于上述举例，本技术领域的普通技术人员在本实用新型的实质范围内所做出的变化、改型、添加或替换，也应属于本实用新型的保护范围。
权利要求
1.一种提高系统性能的备份电路，包括控制电路和备份电路，所述备份电路中至少包含有两个备份寄存器，其特征在于在所述控制电路和备份电路之间连接有一选择电路，其中，所述控制电路的输入端与CPU的控制信号端相连，输出端与所述选择电路的选通端相连；所述选择电路的输入端与CPU的片选信号端相连，在控制电路与CPU的共同作用下，输出相应的备份寄存器片选信号，选择所述备份电路中不同的备份寄存器。
2.根据权利要求1所述的提高系统性能的备份电路，其特征在于在所述控制电路中包含有一线控器，所述线控器的1脚分别与直流电源和CPU的控制信号端相连，2脚一路直接连接所述的选择电路，另一路经一反相器与选择电路相连，3脚接地。
3.根据权利要求2所述的提高系统性能的备份电路，其特征在于所述选择电路包含有至少两个与非门电路，其中一个与非门的选通端与所述反相器的输出端相连，另一个与非门的选通端直接与线控器的2脚相连，所述与非门的输入端与CPU的不同的片选信号端相连。
4.根据权利要求3所述的提高系统性能的备份电路，其特征在于所述选择电路包含有三个与非门电路，其中，第一个与非门的选通端与所述反相器的输出端相连，另外两个与非门的选通端直接与线控器的2脚相连，所述第一、第二与非门的输入端与CPU的一个片选信号端相连，第三个与非门的输入端与CPU的另一个片选信号端相连。
5.根据权利要求4所述的提高系统性能的备份电路，其特征在于所述选择电路采用一四路与非门芯片实现。
6.根据权利要求4或5所述的提高系统性能的备份电路，其特征在于所述备份电路包含有三个寄存器芯片，其片选端分别与所述选择电路中三个与非门电路的输出端相连。
7.根据权利要求2或3或4所述的提高系统性能的备份电路，其特征在于所述线控器是一跳线器。
8.根据权利要求2或3或4所述的提高系统性能的备份电路，其特征在于所述线控器是一选择开关。
全文摘要
本发明公开了一种提高系统性能的备份电路，主要由控制电路、选择电路和备份电路三部分组成。其中，控制电路既可接收CPU发出的指令信号，又可根据跳线器或选择开关等硬件设施的连接状态实现对选择电路的控制；所述选择电路在控制电路和CPU的共同作用下输出寄存器片选信号，实现对备份电路中不同备份寄存器的选择。此电路结构简单，具有软件和硬件两种选择控制方式，并且通过增加备份电路和选择电路有效增强了系统可靠性和稳定性，缩短了系统的维护时间，使系统的工作效率得到了提高，可广泛适用于目前的大规模控制系统中。
文档编号G06F11/20GK1609815SQ20041003631
公开日2005年4月27日 申请日期2004年11月17日 优先权日2004年11月17日
发明者张健春, 刘宝平, 陈杰, 佘智勇, 杨晓波, 赵君财 申请人:海信集团有限公司, 青岛海信电器股份有限公司