专利名称：一种光纤传输控制方法及系统的制作方法
技术领域：
本发明涉及一种光纤传输控制方法及系统，属于光纤传输技术领域。
技术背景随着信息化程度的加强，电子信息设备和电子系统的结构日益复杂，传输的数据量不 断增大，传输的信息结构也发生了变化，由原来的以命令、状态为主转变为现在的包含 大量的音视频以及图像数据的传输。随着传输数据量的急剧增加，对传输数据的实时分 析处理能力和信息融合能力要求也在不断提高。而传统点对点的电缆传输方式，其传输 带宽低于200Mbps，延时达到5s左右，传输距离为10m以内，数据易受电磁干扰，难以满 足信息化建设的需求。IEEE 1394b协议因其具有标准的、开放式的体系结构，广泛的商业 支持，优秀的协议结构及传输性能已成功应用在电子信息领域。另外，IEEE 1394b协议的 异步传输机制也能够支持可靠性要求较高的数据信息的传输。由于电子信息设备和电子系统日益复杂且设备繁多，而其接口标准也多种多样，除 了进行音视频传输的高速接口外，还包括RS232、 12(:等通用低速总线接口，用来实现命 令、状态以及导航信息等可靠性要求很高的数据传输。但IEEE 1394b协议与RS232、 It等 通用低速总线接口并不兼容。因此，在现有的IEEE 1394b协议应用技术中，存在与RS232、 it等通用低速总线接口 不兼容的问题。发明内容本发明提供了一种光纤传输控制方法及系统，以解决在现有的IEEE 1394b协议应用 技术中，存在与RS232、 12(:等通用低速总线接口不兼容的问题。 一种光纤传输控制方法，包括完成IEEE 1394b异步数据、RS232数据以及广C数据的缓存和传输，以及完成协议转换 的配置及协议转换的实现；将输入的IEEE 1394b协议光信号转换为电信号输出，以及将输入的IEEE 1394b协议 电信号转换为光信号输出。一种光纤传输控制系统，包括中心处理模块，用于完成IEEE 1394b异步数据、RS232数据信息以及I2C数据信息的缓 存和传输，以及完成对协议接口模块的协议转换的配置及协议转换的实现；协议接口模块，用于根据中心处理模块的配置实现1394b协议接口；光电转换模块，用于将输入的IEEE 1394b协议光信号转换为电信号输出给中心处理 模块，以及将中心处理模块输入的IEEE 1394b协议电信号转换为光信号输出。本发明通过对IEEE 1394b协议信号与RS232、 12C协议信号之间的相互转换及命令的 解析，实现了RS232、 12C通用接口设备与IEEE 1394b总线的互相兼容，提高了正EE 1394b协议的可扩展性。
图l是本发明的具体实施方式
提供的一种光纤传输控制系统的结构示意图； 图2A是本发明的具体实施方式
提供的FPGA下载、时钟与复位的电路原理示意图； 图2B是本发明的具体实施方式
提供的FPGA的电路原理示意图；图3是本发明的具体实施方式
提供的协议接口模块的物理层芯片的电路原理示意图； 图4是本发明的具体实施方式
提供的协议接口模块的链路层芯片的电路原理示意图； 图5是本发明的具体实施方式
提供的协议接口模块的接口、光电转换模块的电路原理 示意图；图6和图7是本发明的具体实施方式
提供的中心处理模块控制1394总线与RS232、 it总 线通信的流程示意图；图8是本发明的具体实施方式
提供的中心处理模块对光电转换模块自诊断信息读取及 LCD、 PC机显示的流程示意图。具体实施方式
本发明的具体实施方式
提供了一种光纤传输控制方法，包括完成IEEE 1394b异步数 据、RS232数据以及I2C数据的缓存和传输，以及完成协议转换的配置及协议转换的实现的 步骤；根据配置实现1394b协议接口的步骤；将输入的IEEE 1394b协议光信号转换为电信号输出，以及将输入的IEEE 1394b协议电信号转换为光信号输出的步骤。在本具体实施方式
提供的技术方案中，完成IEEE 1394b异步数据、RS232数据以及lt 数据的缓存和传输，以及完成协议转换的配置的步骤具体可以包括将来自1394b总线的异 步数据进行缓存并根据控制命令传输给RS232或I2C设备，将来自RS232或I2C设备的数据进 行缓存并根据控制命令传输给1394b总线；还包括对协议转换的配置，具体的协议转换为 1394b协议与RS232协议之间的转换，1394b协议与广C协议之间的转换。根据配置完成IEEE 1394b协议电信号的协议转换的步骤具体可以包括根据协议转换的需要进行1394b协议与 RS232协议之间的转换，以及1394b协议与l2C协议之间的转换。将输入的IEEE 1394b协议 光信号转换为电信号输出，以及将输入的IEEE 1394b协议电信号转换为光信号输出的步 骤具体可以包括对于来自1394b总线的协议光信号要转化为电信号后传输给RS232或l2C设 备，对于来自RS232或I2C设备的协议电信号，要转换为光信号传输给1394b总线。进一步地，在完成工EEE 1394b异步数据、RS232数据以及lt数据的缓存和传输的过程 中可以包括完成询问诊断电信号的发送以及诊断信息的传输；在根据配置的工作模式完 成IEEE 1394b协议电信号的协议转换的过程中可以包括发送诊断电信号。诊断信息可以 提高系统的稳定性和可靠性，首先发送询问诊断电信号，然后接收诊断电信号，并从诊 断电信号中解析出诊断信息，对于诊断信息中还可以显示其诊断结果。在完成询问诊断 电信号的发送以及诊断信息的传输的过程中还可以包括读取诊断信息，并判断读取的诊 断信息是否超过阈值，若超过阈值则报警，若没有超过阈值则重新读取诊断数据。在完 成IEEE 1394b异步数据、RS232数据以及lt数据的缓存和传输的过程中还可以包括判断 是否有中断产生，若有中断产生，则获取模块获取数据包；获取数据包后通过去除包部 件获得数据信息，并判断获取的数据包是否需要发送响应包，若需要发送响应包，则发 送响应包并按照通用总线协议的时序发送获得的数据信息，若不需要发送响应包，则直 接按照通用总线协议的时序发送获得的数据信息。本发明的具体实施方式
还提供了一种光纤传输控制系统，如图1所示，该系统具体可 以包括中心处理模块ll，用于完成IEEE 1394b异步数据、RS232数据信息以及广C数据信息的缓存和传输，以及完成对协议接口模块的协议转换的配置及协议转换的实现。相应的中 心处理模块为可编程门阵列FPGA，可采用ALTERA公司Cyclone II系列的EP2C5芯片。对于 RS232数据信息的传输可以通过RS232协议接口模块15实现TTL/CM0S电平和TIA/EIA-232电 平的电平转换，相应的RS232协议接口模块可采用MAX232。6协议接口模块12，用于根据中心处理模块的配置实现1394b协议接口；相应的协议接 口模块可以包括物理层芯片、链路层芯片，物理层芯片可采用德州仪器公司的TSB41BA3 芯片，链路层芯片可采用德州仪器公司的TSB12LV32芯片。
光电转换模块13，用于将输入的IEEE 1394b协议光信号转换为电信号输出给中心处 理模块，以及将中心处理模块输入的IEEE 1394b协议电信号转换为光信号输出。相应的 光电转换模块可采用FTLF8519P2BTL光模块，带有12(]接口，具有自诊断功能。
进一步地，相应的中心处理模块ll可以包括诊断信息处理模块，用于完成询问光电 转换模块的诊断电信号的发送以及诊断信息的传输。相应的光电转换模块13可以包括诊 断信号发送模块，用于发送询问光电转换模块的诊断电信号以及发送光电转换模块的诊 断电信号。
在本具体实施方式
中，该系统还可以包括显示模块14，用于显示诊断电信号通过中 心处理模块加载的诊断信息。相应的显示模块14可以外接液晶显示屏，采用通用96X26 点阵的黑白STN液晶显示屏。
在增加显示模块14的基础上，相应的中心处理模块ll还可以包括诊断数据读取模 块，用于读取光电转换模块的诊断信息，并判断读取的诊断信息是否超过阈值，若超过 阈值则报警，若没有超过阈值则重新读取诊断信息。
对于本具体实施方式
提供的中心处理模块ll，还可以包括中断判断模块、数据包
获取模块、响应包发送模块和数据发送模块。中断判断模块，用于判断是否有中断产 生，若有中断产生，则由数据包获取模块获取数据包；数据包获取模块，用于获取数据 包后通过去除包部件获得数据信息，并判断获取的数据包是否需要发送响应包，若需要 发送响应包，则由响应包发送模块发送响应包并按照通用总线协议的时序发送获得的数 据信息，若不需要发送响应包，则由直接数据发送模块发送获得的数据信息；响应包发 送模块，用于构造并发送响应包；数据发送模块，用于按照通用总线协议的时序发送获 得的数据信息。
在本具体实施方式
中，中心处理模块11可采用FPGA芯片，芯片型号为EP2C5T144C8， 具体结构可参见图2A和图2B。
FPGA芯片U1的电源输入端5、 23、 29、 46、 54、 66、 77、 95、 102、 117、 127、 138接 +3.3V电源；50、 62、 124、 131接+1.2V电源；PLL的数字电源输入端35、 107接+1.2V电 源；PLL的模拟电源输入端通过电容C60和磁珠FB3接+1.2V电源；PLL的模拟电源输入端通过电容C4、 C5接地；地输入端6、 19、 33、 39、 49、 56、 61、 68、 78、 98、 105、 111、 117、 123、 128、 130、 140接地；PLL的地输入端34、 36、 38、 106、 108、 IIO接地；
FPGA芯片的时钟输入端17通过电阻R8与晶振U3的输出端3连接；复位输入端73与复位 电路连接；下载电路输入端IO、 11、 12、 13接下载接口U17的3、 5、 1、 9端，下载电路输 入ll、 13端通过R4、 R5接+3.3V， 12端通过R7接地；配置电路输入输出端14、 15、 2、 l接 配置存储器U2的2、 6、 1、 5端；晶振U3的电源输入4端通过电感Ll接+3.3V通过电容C1接 地，地输入2端接地；配置存储器U2的电源输入3、 7、 8端接+3.3V，地输入4端接地；
FPGA芯片的数据输入端8、 9、 144与1394b协议接口器链路层芯片的状态输出端54、 55、 56连接，数据输入输出端86、 87、 92、 93、 94、 96、 97与协议接口器链路层芯片微 控制器接口的地址输入输出端24、 23、 22、 21、 19、 18、 17连接，数据输入输出端IOO、 101、 103、 112、 113、 114、 115、 118、 119、 121、 122、 125、 126、 139、 133、 134、 134、 136、 137、 139、 141、 143与协议接口器链路层芯片微控制器接口的数据输入输出 端8、 7、 6、 4、 3、 1、 99、 98、 97、 96、 94、 93、 92、 91、 89、 88、 87、 86、 84、 83、 82、 81连接；
FPGA芯片的数据输出输入端43、 44、 45与光电转换器U15的I2C接U6、 5、 4端迮接； 47、 48、 52端与光电转换器U13的I2C接口6、 5、 4端连接；41、 42端通过R10、 R9接 +3. 3V; 25、 30端与232协议接口器U5的11、 12端连接;
FPGA芯片的数据输入输出端53与液晶显示屏接口U4的复位2端连接，数据输入输出端 55与选通3端连接，数据输出输入端57与选通4端连接，数据输入输出端58与读选通5端连 接，数据输入输出端与数据/命令选择6端连接，数据输入输出端60、 64、 65、 67、 69、 70、 71、 72与液晶显示屏接口U4的数据输入端7、 8、 9、 10、 11、 12、 13、 14连接；液晶 显示屏接口的电源输入1端接+5V，地输入15端接地、电源输出16端通过电容C3接地。
在本具体实施方式
中，协议接口模块由物理层芯片和链路层芯片组成，其物理层芯 片型号是TSB41BA3，链路层芯片型号为TSB12LV32，具体结构可参见图3、图4和图5。
物理层芯片U6的电源输入6、 18、 69、 70、 24、 39、 44、 51、 57、 63、 31端接 +3. 3V:地输入4、 14、 38、 64、 72、 76、 21、 40、 43、 50、 61、 62、 25、 28端接地；
物理层芯片U6的复位75端通过电容C11接地；掉电输入77端通过R15接地；电流配置 22、 23端通过电阻R14连接；测试控制输入35、 36端通过电阻R30、 R31接地；测试控制输 入78端通过R11接+3.3V;内部电压校准器掉电输入73端接地；自动睡眠模式使能79端接 地；时钟输入26、 27端通过晶振Y2连接，并通过C134、 C135接地；线缆电源状态输入34端通过电阻R16接+12V;链路层时钟输入7端通过电阻R29接地；Beta模式选择输入74端接 地；端口工作模式选择输入端32、 33、 66、 67、 68端与拨码开关的5、 4、 3、 2、 l端连 接，并通过R32、 R33、 R34、 R35、 R36接+3. 3V;
物理层芯片U6的物理-链路控制输入输出9、 10端接链路层芯片Ull的物理-链路控制 输入输出70、 69端；物理-链路数据输入输出ll、 12、 13、 15、 16、 17、 19、 20端接链路 层芯片Ull的物理-链路数据输入输出67、 66、 63、 62、 61、 60、 59、 58端；链路层电源 状态输入80端接链路层芯片U11的链路层电源状态输出53端；链路层唤醒输出2端接链路 层芯片的链路层唤醒输入64端，并通过电阻R12接地；物理层请求信号输入3端接链路层 芯片U11的物理层请求信号输出74端；链路层时钟输出5端通过电阻R13接链路层芯片U11 的系统时钟输入72端；
物理层芯片U6的0端口数据输出42、 41端分别通过电容C14、 C15与光电转换器U13的 18、 19端连接，同时通过阻抗匹配网络与比较器U7的差分信号输入2端连接；比较器U7的 电源输入8端接+5V，地输入5端接地，信号输入3端通过电阻R22接+5V，同时通过电位计 U8接地；比较器U7的信号输出6端与光电转换器U13的使能3端连接；
物理层芯片U6的0端口数据输入46、 45端分别与总线开关U12的数据输出2、 5端连 接，同时通过匹配阻抗网络接地；总线开关U12的电源输入14端接+3.3V，地输入7端接 地，使能输入l、 4端与光电转换器U13的信号探测8端连接，数据输入的3和6端分别通过 电容C25、 C24与光电转换器U13的数据输入13、 12端连接，同时通过阻抗网络接+3. 3V接 地；光电转换器U13的电源输入16、 15端通过滤波网络接+3.3V，地输入l、 9、 10、 11、 14、 17、 20端接地，地输入O端接大地，数据输出18、 19端通过阻抗网络接+3. 3V接地；
物理层芯片U6的0端口偏压输出47端通过电阻R17、 R18与0端口的数据输入46、 45连 接，同时通过电容C12、 C13接地；
物理层芯片U6的1端口数据输出49、 48端分别通过电容C20、 C21与光电转换器U15的 18、 19端连接，同时通过阻抗匹配网络与比较器U9的差分信号输入2端连接；比较器U9的 电源输入8端接+5V，地输入5端接地，信号输入3端通过电阻R28接+5V，同时通过电位计 U10接地；比较器U9的信号输出6端与光电转换器U15的使能3端连接；
物理层芯片U6的1端口数据输入53、 52端分别与总线开关U14的数据输出2、 5端连 接，同时通过匹配阻抗网络接地；总线开关U14的电源输入14端接+3.3V，地输入7端接 地，使能输入l、 4端与光电转换器U15的信号探测8端连接，数据输入的3和6端分别通过 电容C27、 C26与光电转换器U15的数据输入13、 12端连接，同时通过阻抗网络接+3. 3V接地；光电转换器U15的电源输入16、 15端通过滤波网络接+3. 3V，地输入l、 9、 10、 11、 14、 17、 20端接地，地输入O端接大地，数据输出18、 19端通过阻抗网络接+3.3V接地；
物理层芯片U6的1端口偏压输出54端通过电阻R23、 R24与l端口的数据输入53、 52连 接，同时通过电容C17、 C18接地；
物理层芯片U6的2端口数据输出56、 55端与阻抗匹配网络连接，且2端口的数据输出 56、 55端与1394b协议双语电接口U16的2、 l端连接；2端口数据输入59、 58端与阻抗匹配 网络连接，且2端口的数据输入59、 58端与1394b协议双语电接口U16的4、 3端连接； 1394b协议双语电接口U16的5端通过电阻R69接地，9端接地，电源输入8端通过电容C30接 地，地输入6端接地，地输入IO、 11、 12、 13端接地；
物理层芯片U6的2端口偏压输出60端通过电阻R67、 R68与2端口的数据输入59、 58端 连接，同时通过电容C34、 C35接地；
链路层芯片Ull的电源输入lO、 35、 85、 15、 20、 40、 47、 68、 71、 80、 95端接 +3. 3V;
链路层芯片U11的地输入5、 25、 30、 45、 57、 73、 78、 90、 IOO端接地；
链路层芯片U11的大小端模式选择输入75端接地；
链路层芯片U11的微控制器接口数据传输模式选择输入l l端接地；
链路层芯片U11的微控制器数据传输位宽选择输入13端接地；
链路层芯片Ull的微控制器接口模式选择输入14端接+3. 3V;
链路层芯片Ull的ColdFire模式选择输入12地；
链路层芯片U11的测试模式输入16端接地；
链路层芯片U11的竞争状态选择65端通过电阻R39接地；
链路层芯片U11的循环时钟输入76端通过电阻R38接地。
在本具体实施方中，通过建立1394b总线与RS232、 12(:设备之间的通信，完成1394b设 备与RS232、 12(:设备的兼容，现结合说明书附图对该方法涉及的1394b设备与RS232、 I2C 设备之间的通信进行详细说明，具体可以包括
(1)、参见图6， 1394b总线向RS232、 12<:设备发送控制命令。
步骤61，系统上电后进入初始化状态，1394b总线上依次进行总线复位(Bus Reset)、树标识(TID)、自标识(SID)、仲裁；RS232总线上进行数据格式、波特率 的设置；12(]总线上进行速率的设置。1394b总线的初始化包括总线复位(Bus Reset)、树标识(TID)、自标识 (SID)，可以在总线上自动完成，不需要FPGA干预。RS232和I2C总线需要FPGA设置初始 化工作方式。
步骤62，中心处理模块通过协议接口模块链路层芯片的微控制器接口对链路层芯片 进行初始化配置，主要是工作方式的设置。
系统初始化之后，FPGA对链路层芯片TSB12LV32的工作模式进行设置，通过对其寄存 器配置完成。TSB12LV32的寄存器很多，比如控制寄存器、中断寄存器、中断屏蔽寄存 器、诊断寄存器、总线复位寄存器、物理层访问寄存器等等。该步骤由FPGA对TSB12LV32 相应寄存器的写操作完成TSB12LV32工作模式的设置。
步骤63，中心处理模块读链路层芯片的中断寄存器，判断GRF是否收到数据包；判断 为"是"，则进入步骤64获取数据包；否则继续读中断寄存器直至产生中断为止。
完成步骤62 (FPGA配置TSB12LV32工作模式)后，FPGA读中断寄存器检测GRF是否接 收到数据包。1394b的异步传输是通过64位地址确定目的节点(各节点的地址在1394b初 始化过程中确定)，由物理层芯片TSB41BA3接收与该节点地址对应的数据包上传给链路 层，物理层与链路层之间的状态机和时序匹配由芯片自动完成，不需要上层(FPGA实现 的事务层)参与。链路层接收到物理层上传的数据包后会产生"GRF接收到数据包"中 断，通知FPGA (事务层)有数据包到来。FPGA只需检测该中断、读取数据包即可。
步骤64，中心处理模块进入数据包获取模块，读GRF获取数据包； 一方面去除包部件 获取数据信息，另一方面判断该数据包是否需要发送响应包，判断为"是"，则进入步 骤65发送响应包，否则进入步骤66发送数据。
FPGA通过步骤62得知链路层接收到数据包后，通过读GRF获得数据包。GRF是 TSB12LV32内部的通用接收FIFO ， TSB12LV32将接收到的数据包缓存在GRF中。FPGA收到 "GRF接收到数据包"中断后，读GRF即可获得数据包。1394b的异步数据包带有很多包部 件(包长、重传代码、事务标签、事务代码、源节点ID、目的节点ID等)，FPGA获取数 据包后，需要对数据包进行分析，提取数据信息，传输到RS232、 12(]总线上。同时， 1394b的异步传输是基于请求应答模式的，FPGA接收到异步包后需要判断是否需要应答 (广播包不需要应答)。如果需要应答则进入步骤65向源节点发送响应包，指示一次异 步事务的完成。
步骤65，中心处理模块构造响应包、发送响应包。
11步骤66，中心处理模块将歩骤64中获取的数据按照通用总线协议的时序发送到通用 总线上。
对应图6 "发送到通用总线上"，可采用通用总线指RS232、 12(:总线。 步骤67，中心处理模块通过清中断进入下一次数据的处理。
(2) 、参见图7， RS232、 It设备向1394b总线发送数据信息。
步骤71，系统上电后进入初始化状态，1394b总线上依次进行总线复位(Bus Reset)、树标识(TID)、自标识(SID)、仲裁；RS232总线上进行数据格式、波特率 的设置；120总线上进行速率的设置。
步骤72，中心处理模块接收RS232总线数据、接收I2C总线数据，提取数据信息之后 进行串并转换。
步骤73，中心处理模块将串并转换后的数据通过写异步发送FIFO (ATF)将数据发送 到1394b总线上。
异步数据包的发送可通过FPGA写异步发送FIFO (ATF)实现。FPGA按照TSB12LV32的 要求向ATF中写数据即可，TAB12LV32会自动打包、CRC校验发送到1394b总线上。
步骤74，中心处理模块将检测是否响应超时，如果响应超时，则重复步骤73，否则 进入步骤75。
异步传输是基于请求应答模式的，发送异步包后需要读取响应包，收到响应包检测 响应代码无误后该次传输结束，否则需要重发。1394b总线有一个响应超时时间，在CSR 寄存器内有设置，如果超时需要重发。响应包中有一个响应代码字段，该字段无误表示 响应包无误，否则也需要重发。
步骤75，中心处理模块读中断检测是否收到响应包，如果收到响应包则通过写通用 接收FIFO (GRF)获取响应包。
步骤76，中心处理模块检测响应代码是否正确，响应代码无误则进入下一轮数据发 送，否则进入步骤73，重新发送数据。
(3) 、参见图8，中央处理模块读取光电转换器自诊断信息。本具体实施方式
中可 采用的光模块带有I2C接口， FPGA通过I2C接口读取自诊断信息。这部分为FPGA实现光模块 工2C接口功能，同时需要上传数据和驱动LCD。
步骤81，系统上电后，对自诊断阈值进行初始化设置。
步骤82，对LCD的显示方式、电压、驱动电流进行初始化设置，并对串口的数据格 式、波特率进行初始化设置。步骤83，中心处理模块通过12(:接口读取光电转换模块的温度、电压、驱动电流、发 送光功率和接收光功率，并判断读取到的参数是否超出设置的阈值，若超出阈值则报警 灯亮，由LCD和PC机显示警告信息，若没超出阈值，则进入判断PC机是否读取诊断信息。
自诊断阈值设置为温度-83.0。C-97.(TC，工作电压2. 70V-3.90V，驱动电流1.0mA-15. OraA，发送光功率O. 06mW-0. 63mW，接收光功率为O. OlmW-l. 26mW。当系统在运行过程 中超出这些正常工作范围的值就会引起报警。
步骤84，判断PC机是否读取诊断信息，判断为"否"时，则重复歩骤33;判断为 "是"时，则判断其监控参数类型。
监控参数类型可以是温度、电压、驱动电流、发送光功率和接收光功率，在确定了 监控参数类型后，中心处理器将相应的参数信息送往LCD和PC机显示。
步骤85，中心处理模块转入判断PC机是否读取诊断信息状态。
诊断信息状态包括温度、电压、驱动电流、发送光功率和接收光功率。 在本具体实施方式
中，中心处理模块的控制流程对判断PC机是否读取诊断信息进行
循环判断PC机是否有读请求，可以有效地对光纤链路(从协议接口器到光电转换器之间 的光线信号连接)的各个参数在PC机上进行诊断监控，同时通过LCD进行显示，并通过相 应的报警灯提示光纤链路发生异常情况。
以上所述，仅为本发明较佳的具体实施方式
，但本发明的保护范围并不局限于此， 任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替 换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的 保护范围为准。
权利要求
1、一种光纤传输控制方法，其特征在于，包括完成IEEE 1394b异步数据、RS232数据以及I2C数据的缓存和传输，以及完成协议转换的配置及协议转换的实现；根据配置实现1394b协议接口；将输入的IEEE 1394b协议光信号转换为电信号输出，以及将输入的IEEE 1394b协议电信号转换为光信号输出。
2、 根据权利要求l所述的方法，其特征在于，所述完成IEEE 1394b异步数据、RS232 数据以及I2C数据的缓存和传输包括完成询问诊断电信号的发送以及诊断信息的传输；所 述根据配置的工作模式完成IEEE 1394b协议电信号的协议转换包括发送询问诊断电信号。
3、 根据权利要求2所述的方法，其特征在于，该方法还包括 显示诊断电信号中加载的诊断信息。
4、 根据权利要求2所述的方法，其特征在于，所述完成询问诊断电信号的发送以及 诊断信息的传输包括读取光诊断信息，并判断读取的诊断信息是否超过阈值，若超过阈 值则报警，若没有超过阈值则重新读取诊断信息。
5、 根据权利要求1至4任意一项所述的方法，其特征在于，所述完成IEEE 1394b异步 数据、RS232数据以及I2C数据的缓存和传输还包括判断是否有中断产生，若有中断产生，则获取数据包；获取数据包后通过去除包部件获得数据信息，并判断获取的数据包是否需要发送响 应包，若需要发送响应包，则发送响应包并按照通用总线协议的时序发送获得的数据信 息，若不需要发送响应包，则直接按照通用总线协议的时序发送获得的数据信息。
6、 一种光纤传输控制系统，其特征在于，包括中心处理模块，用于完成IEEE 1394b异步数据、RS232数据信息以及lt数据信息的缓 存和传输，以及完成对协议接口模块的协议转换的配置及协议转换的实现； 协议接口模块，用于根据中心处理模块的配置实现1394b协议接口； 光电转换模块，用于将输入的IEEE 1394b协议光信号转换为电信号输出给中心处理 模块，以及将中心处理模块输入的IEEE 1394b协议电信号转换为光信号输出。
7、 根据权利要求6所述的系统，其特征在于，所述中心处理模块包括诊断信息处理模块，用于完成询问光电转换模块的诊断电信号的发送以及诊断信息的传输；所述光电转换模块包括诊断信号发送模块，用于发送询问光电转换模块的诊断电信号，以及发送光电转换模块的诊断电信号。
8、 根据权利要求7所述的系统，其特征在于，该系统还包括显示模块，用于显示诊断电信号通过中心处理模块加载的诊断信息。
9、 根据权利要求7所述的系统，其特征在于，所述中心处理模块还包括诊断数据读取模块，用于读取光电转换模块的诊断信息，并判断读取的诊断信息是否超过阈值，若超过阈值则报警，若没有超过阈值则重新读取诊断信息。
10、 根据权利要求6至9任意一项所述的系统，其特征在于，所述中心处理模块还包括中断判断模块，用于判断是否有中断产生，若有中断产生，则由数据包获取模块获取数据包；数据包获取模块，用于获取数据包后通过去除包部件获得数据信息，并判断获取的数据包是否需要发送响应包，若需要发送响应包，则由响应包发送模块发送响应包并由数据发送模块发送获得的数据信息，若不需要发送响应包，则直接由数据发送模块发送获得的数据信息；响应包发送模块，用于构造并发送响应包；数据发送模块，用于按照通用总线协议的时序发送获得的数据信息。
全文摘要
一种光纤传输控制方法及系统，属于光纤传输技术领域，以解决在现有的IEEE1394b协议应用技术中，存在与RS232、I<sup>2</sup>C等通用低速总线接口不兼容的问题。本发明包括完成IEEE 1394b异步数据、RS232数据以及I<sup>2</sup>C数据的缓存和传输，以及完成协议转换的配置；根据配置完成IEEE 1394b协议电信号的协议转换；通过光电电光转换将输入的IEEE 1394b协议光信号转换为电信号输出，以及将输入的IEEE 1394b协议电信号转换为光信号输出。本发明通过对IEEE 1394b协议信号与RS232、I2C协议信号之间的相互转换及命令的解析，实现了RS232、I2C通用接口设备与IEEE 1394b总线的互相兼容，提高了IEEE 1394b协议的可扩展性。
文档编号H04B10/12GK101630973SQ2009100908
公开日2010年1月20日 申请日期2009年8月7日 优先权日2009年8月7日
发明者晞 张, 张春熹, 文怀涛, 李立京, 杨玉生, 郭祎倩 申请人:北京航空航天大学