专利名称：显示器的计数器计数值稳定电路的制作方法
技术领域：
本实用新型属于显示器技术领域，更具体地说涉及显示器的计数器计数值稳定电路的改进。
背景技术：
在电路设计中，经常涉及跨时钟域的问题。如果计数器的清零信号与计数时钟或者计数触发信号处在不同的时钟域，就有可能导致计数值不稳定，使整个电路不能正常工作。这就需要添加一些特别的电路，其作用是使计数值保持在一个稳定状态。已往常见的处理方法是使用减法器和比较器来实现。但是减法器(比较器也相当于减法器)占用的硬件资源比较多，电路复杂，而且系统的工作速度较慢。
本实用新型的目的，就在于根据计数器的计数值具有连续性的特点，设计一种可消除计数器计数值不稳定状态消除计数值的正负一偏差的，结构简单，占用的硬件资源较少，系统的工作速度较快的显示器的计数器计数值稳定电路。
发明内容
为了达到上述目的，本实用新型包括输入clr信号并延迟两个时钟分别得到clr-d1和clr-d2的两个D触发器，以clr-d2为清零信号的计数器，输入计数器的输出信号和clr信号、输出cnt f2的依次连接的三个D触发器，输入计数器的输出信号和clr-d1信号、输出cnt f1的依次连接的两个D触发器，输入计数器的输出信号和clr-d2信号、输出cnt的D触发器，分别与cnt f2、cnt f1和cnt连接的三个比较器，将三个比较器的输出相与的与门以及与与门的输出端连接的D触发器。
本实用新型的工作原理如下假定有一串以Clr_d2为清零信号的计数器的值，由于某种原因，每次Data_cur的值都可能发生正负一的差异。为了消除这一影响，保证从计数器得到一个稳定的结果值，取出清零前的连续三个数Data_pre、Data_mid和Data_cur。只要结果值与这三个数值中之一相等，则认为没有变化，保持当前结果；如果与这三个数值中任意一个都不相等，取Data_mid值为新的结果值。这样就实现容许计数器的计数值可以有正负一的偏差，结果值保持不变。
本实用新型的任务就是这样完成的。
本实用新型根据计数器的计数值具有连续性的特点，设计了一种可消除计数器计数值不稳定状态、消除计数值的正负一偏差的，结构简单，占用的硬件资源少，系统的工作速度快的显示器的计数器计数值稳定电路。它可广泛应用于显示器等的计数器计数值消除正负一偏差的电路中。
图1为本实用新型的电路原理图。
图2为其原理示意图。
具体实施方式
实施例1.一种显示器的计数器计数值稳定电路，如图1～2所示。它包括输入clr信号并延迟两个时钟分别得到clr-d1和clr-d2的两个D触发器1和2，以clr-d2为清零信号的计数器3，输入计数器3的输出信号和clr信号、输出cnt f2的依次连接的三个D触发器4、5和6，输入计数器3的输出信号和clr-d1信号、输出cnt f1的依次连接的两个D触发器7和8，输入计数器3的输出信号和clr-d2信号、输出cnt的D触发器9，分别与cnt f2、cntf1和cnt连接的三个比较器10，将三个比较器10的输出相与的与门11以及与与门11的输出端连接的D触发器12。
本实施例首先把clr信号延迟两个时钟，得到clr_d1和clr_d2。以clr_d2为计数器3(pixelcnt)的清零信号。用clr、clr_d1和clr_d2取出清零前的连续三个计数值，并对其比较。只要三个计数值之一有一个与之相等，则保持cnt_value不变；如果没有一个计数值与之相等，则cnt_value等于clr_d1取出的值。这样就利用几个D触发器和三个等式运算(由一些异或或者同或门构成)实现了允许计数器3的计数值有正负一的差异，保证了结果的稳定性。
实施例1可消除计数器计数值的不稳定状态，电路简单，占用的硬件资源少，系统的工作速度快。它可广泛应用于显示器等的计数器计数值消除正负一偏差的电路中。
权利要求1.一种显示器的计数器计数值稳定电路，其特征在于它包括输入clr信号并延迟两个时钟分别得到clr-d1和clr-d2的两个D触发器，以clr-d2为清零信号的计数器，输入计数器的输出信号和clr信号、输出cnt f2的依次连接的三个D触发器，输入计数器的输出信号和clr-d1信号、输出cnt f1的依次连接的两个D触发器，输入计数器的输出信号和clr-d2信号、输出cnt的D触发器，分别与cnt f2、cnt f1和cnt连接的三个比较器，将三个比较器的输出相与的与门以及与与门的输出端连接的D触发器。
专利摘要一种显示器的计数器计数值稳定电路，属于显示器技术。它包括输入c1r信号并延迟两个时钟分别得到c1r－d1和c1r－d2的两个D触发器，以c1r－d2为清零信号的计数器，输入计数器的输出信号和c1r信号、输出cnt f2的依次连接的三个D触发器，输入计数器的输出信号和c1r－d1信号、输出cnt f1的依次连接的两个D触发器，输入计数器的输出信号和c1r－d2信号、输出cnt的D触发器，分别与cnt f2、cnt f1和cnt连接的三个比较器，将三个比较器的输出相与的与门以及与与门的输出端连接的D触发器。它可消除计数器计数值不稳定状态，电路简单，占用硬件资源少，系统工作速度快。它可广泛应用于显示器等的计数器计数值消除正负一偏差的电路中。
文档编号G09G5/00GK2610443SQ03216940
公开日2004年4月7日 申请日期2003年4月29日 优先权日2003年4月29日
发明者刘志恒, 战嘉瑾, 丁勇, 陈永强, 何云鹏, 缪建兵 申请人:海信集团有限公司