专利名称：显示器和显示板驱动方法
技术领域：
本发明涉及一种装有显示板的显示器和显示板驱动方法。
背景技术：
最近，多个放电单元采用矩阵布置布置的等离子显示板(以下称为PDP)作为二维图像显示板已引起关注。PDP由数字图像信号直接驱动，并且可显示的亮度灰度(brightness gradation)数由基于该数字图像信号的各像素的像素数据位数来确定。
子区域方法(subfield method)被称为PDP的灰度显示方法。子区域方法的特点是把显示期间划分成多个子期间，以驱动各单元。在子区域方法中，把一个区域的显示期间划分成多个子区域，以便在各子区域中对PDP进行发光驱动。各子区域均包括地址期间，用于根据像素数据来设定各像素的点亮模式或熄灭模式；以及发光保持期间，用于在与子区域的权重对应的期间内，仅使处于点亮模式的像素点亮(发光)。也就是说，在各子区域中设定放电单元是否应在各子区域内发光(地址期间)，并且仅在分配给子区域的期间(发光保持期间)内，使仅设定在点亮模式的放电单元发光。这样，发生以下情况，即处于发光状态的子区域和处于熄灭(非发光)状态的子区域以混合方式存在，从而使依据一个区域内的各自子区域的发光期间的总和而定的中间灰度可见。
图1示意性示出了PDP的发光驱动格式的一例。例如，参照第2001-154630号日本专利(专利文件1)中的图6至图8。
也就是说，图像信号中的一个区域被划分成12个子区域SF1～SF12，并且在各子区域内进行PDP的驱动。在该处理中，各子区域均由地址阶段Wc和保持阶段Ic形成，地址阶段Wc用于根据输入图像信号，把PDP的各放电单元设定在“点亮状态”(即操作模式)和“熄灭状态”(即非操作模式)，保持阶段Ic用于仅在与各子区域的权重对应的期间(次数)内，仅使处于“点亮状态”的放电单元发光。此处，仅在先头子区域SF1中执行用于使PDP的所有放电单元初始化成“点亮状态”的同时复位阶段Rc，并仅在最后子区域SF12中执行擦除阶段E。
图2示出了通过对像素数据进行下述变换处理所获得的像素驱动数据GD及其对应灰度以及放电单元的发光驱动图案(light-emissiondrive pattern)(例如，参照专利文件1)。
通过对图像信号进行取样，例如可获得8位的像素数据。对所获得的像素数据进行多灰度处理，并且在保持当前灰度级数的同时，把位数减少到4位，从而生成多灰度处理的像素数据PDS。如图2所示，根据变换表把多灰度处理的像素数据PDs变换成由第1～第12位组成的像素驱动数据GD。这些第1～第12位中的每一个与上述子区域SF1～SF12中的每一个对应。
图3是示出根据图2所示的发光驱动格式，施加给PDP的行电极和列电极的各种驱动脉冲的施加定时的图(例如，参照专利文件1)。图3示出了根据选择性擦除方法(一次复位一次选择擦除地址方法)进行驱动的情况。
在子区域SF1的同时复位阶段Rc中，首先，把负极性的复位脉冲RPX施加给行电极X1～Xn。在施加复位脉冲RPX的同时，把正极性的复位脉冲RPY施加给行电极Y1～Y2。根据复位脉冲RPX和RPY的施加，使所有放电单元放电和复位，并在各放电单元内形成相同预定量的各壁电荷。这样，所有放电单元都被初始化成“点亮状态”。
在各子区域的地址阶段Wc中，产生各自具有与像素驱动数据位DB1～DB12的逻辑电平对应的电压的像素数据脉冲DP。像素驱动数据位DB1～DB12与像素驱动数据GD的第1～第12位对应。例如，在子区域SF1的地址阶段Wc中，首先，把像素驱动数据位DB1变换成具有与其逻辑电平对应的电压的像素数据脉冲。与第1行对应的m个像素数据脉冲被定义为像素数据脉冲组DPl1，与第2行对应的m个像素数据脉冲被定义为像素数据脉冲组DPl2，与第n行对应的m个像素数据脉冲被定义为像素数据脉冲组DPln，并且，把像素数据脉冲组DPl1～DPln中的每一个顺次施加给列电极D1～Dm。
并且，在地址阶段Wc中，在与上述像素数据脉冲组DP的各施加定时相同的定时中，把负极性的扫描脉冲SP顺次施加给列电极Y1～Yn。在该处理中，仅在施加有扫描脉冲SP的行电极和施加有高电压的像素数据脉冲的列电极的交叉部的放电单元发生放电(选择性擦除放电)，并且残留在放电单元内的壁电荷被选择性擦除。
根据选择性擦除放电，在同时复位阶段Rc中初始化成“点亮状态”的放电单元转变成“熄灭状态”。然而，不发生选择性擦除放电的放电单元在同时复位阶段Rc中保持在初始化状态，即“点亮状态”。
在各自子区域的保持阶段Ic中，如图3所示，把正极性的各保持脉冲IPX和IPY交替地施加给各自行电极X1～Xn和Y1～Yn。此处，在保持阶段Ic中，采用以下方式来施加保持脉冲IP，即在各自子区域SF1～SF12中，保持脉冲IP的数量可以为预定比率。例如，如图1所示，各自子区域中的保持脉冲数的比率为SF1∶SF2∶SF3∶SF4∶SF5∶SF6∶SF7∶SF8∶SF9∶SF10∶SF11∶SF12＝1∶2∶4∶7∶11∶14∶20∶25∶33∶40∶48∶50。
此时，每当施加保持脉冲IPX和IPY时，仅仅是仍残留有壁电荷的放电单元，即在上述地址阶段Wc中设定在“点亮状态”的放电单元被保持。因此，设定在“点亮状态”的放电单元在上述分配给各子区域的次数内，保持伴随着保持放电的的发光状态。
仅在最后子区域SF12中执行擦除阶段E。在该擦除阶段E中，产生正极性的擦除脉冲AP，并把该擦除脉冲AP施加给各自列电极D1～Dm。并且，在擦除脉冲AP的施加定时的同时，产生负极性的擦除脉冲EP，并把该擦除脉冲EP施加给各自行电极Y1～Yn。同时施加这些擦除脉冲AP和EP将在PDP中的所有放电单元内产生擦除放电，并消除残留在所有放电单元内的壁电荷。根据擦除放电，PDP内的所有放电单元都转变为“熄灭状态”。
在上述驱动方法中，仅在一个子区域中，仅在紧接的子区域中处于发光状态的放电单元在地址阶段被选择性擦除。这样，从先头子区域开始，顺次点亮N个(例如12个)子区域，从而显示N+1级灰度(例如，13级灰度)，然后根据各自子区域内的保持放电总和来实现依据由输入图像信号表示的亮度而定的灰度显示。
然而，在PDP的驱动中，除了用于显示图像的保持放电以外，还应产生与显示图像无关的伴随有发光的复位放电和地址放电。因此，它具有使图像的对比度，尤其是，表示暗场景的图像显示时的暗对比度(darkcontrast)低下的缺陷。
为了解决上述问题，本发明的目的是提供一种能够提高暗对比度的显示器和显示板驱动方法。
发明内容
根据本发明特征的显示器是用于根据基于输入图像信号的各像素的像素数据来显示图像的显示器，该显示器包括显示板，其具有前基板和后基板，前基板和后基板布置布置在对置位置，用于在两者之间设置放电空间；多个行电极对，其设置在前基板的内表面；多个列电极，其采用与行电极对交叉的方式布置布置在后基板的内表面；以及发光区域，其形成在行电极对与列电极的各交叉部，各发光区域均由第一放电单元和第二放电单元组成，第一放电单元包括各自行电极对在放电空间内以第一放电间隙相互对置的部分，第二放电单元包括在前基板侧设置光吸收层、并且行电极对中的一个行电极和与上述行电极对邻近的行电极对中的另一行电极以第二放电间隙相互对置的部分；以及地址装置，用于通过把基于像素数据的像素数据脉冲施加给各自列电极，同时把扫描脉冲施加给第二放电单元内的各自行电极中距第一放电单元的距离较长的行电极，在第二放电单元内选择性产生地址放电，从而把第二放电单元设定在点亮状态或熄灭状态。
根据本发明特征的显示板驱动方法是用于根据基于输入图像信号的各像素的像素数据来驱动显示板的驱动方法，该显示板具有前基板和后基板，布置前基板和后基板布置在对置位置，用于在两者之间设置放电空间；多个行电极对，其设置在前基板的内表面；多个列电极，其采用与行电极对交叉的方式布置布置在后基板的内表面；以及发光区域，其形成在行电极对与列电极的各交叉部，各发光区域均由第一放电单元和第二放电单元组成，第一放电单元包括各自行电极对在放电空间内以第一放电间隙相互对置的部分，第二放电单元包括在前基板侧设置光吸收层、并且行电极对中的一个行电极和与上述行电极对邻近的行电极对中的另一行电极以第二放电间隙相互对置的部分，该方法包括地址阶段，用于通过把基于像素数据的像素数据脉冲施加给各自列电极，同时把扫描脉冲施加给第二放电单元内的各自行电极中距第一放电单元的距离较长的行电极，在第二放电单元内选择性产生地址放电，从而把第二放电单元设定在点亮状态或熄灭状态；起动扩展阶段(priming expansionstage)，用于通过把起动脉冲交替地施加给第二放电单元内的各自行电极，以便仅在处于点亮状态的第二放电单元内产生起动放电，来把放电扩展到第一放电单元，以便把第一放电单元设定在点亮状态；以及保持阶段，用于把保持脉冲交替地反复施加给第一放电单元内的各自行电极，以便仅在处于点亮状态的第一放电单元内产生保持放电。
图1是示出基于子区域方法的PDP的发光驱动格式的一例的图。
图2是示出由常规像素数据变换表获得的像素驱动数据GD和基于像素驱动数据GD的发光驱动图案的图。
图3是示出根据图1所示的发光驱动格式，施加给PDP的行电极和列电极的各种驱动脉冲的施加定时的图。
图4是示出等离子显示器的示意结构的图。
图5是示出从显示表面侧看到的PDP 50的结构的一部分的平面图。
图6是沿着图5所示的线V1-V1所取的PDP 50的断面图。
图7是沿着图5所示的线V2-V2所取的PDP 50的断面图。
图8是沿着图5所示的线W1-W1所取的PDP 50的断面图。
图9是示出由图4所示的等离子显示器中的像素数据变换表获得的像素驱动数据GD和基于上述像素驱动数据GD的发光驱动图案的图。
图10是示出图4所示的等离子显示器中的发光驱动格式的一例的图。
图11是示出根据图10所示的发光驱动格式，在先头子区域SF1中，施加给PDP 50的各种驱动脉冲及其施加定时的图。
图12是示出根据图10所示的发光驱动格式，在子区域SF2～SF15中，施加给PDP 50的各种驱动脉冲及其施加定时的图。
图13是示出由图4所示的等离子显示器中的像素数据变换表获得的像素驱动数据GD和基于像素驱动数据GD的发光驱动图案的另一例的图。
图14是示出图4所示的等离子显示器中的发光驱动格式的另一例的图。
图15是示出根据图14所示的发光驱动格式，在先头子区域SF1中，施加给PDP 50的各种驱动脉冲及其施加定时的图。
图16是示出根据图14所示的发光驱动格式，在子区域SF2～SF15中，施加给PDP 50的各种驱动脉冲及其施加定时的图。
图17A和图17B是示意性示出分别在已正确产生擦除地址放电的情况下和未正确产生该放电的情况下的电荷形成状态的图。
具体实施例方式
图4是示出作为根据本发明一个实施例的显示器的等离子显示器的结构的图。
如图4所示，该等离子显示器包括作为等离子显示板的PDP 50，奇数X电极驱动器51，偶数X电极驱动器52，奇数Y电极驱动器53，偶数Y电极驱动器54，地址驱动器55，以及驱动控制器56。
在PDP 50中形成分别在显示屏幕的垂直方向延伸的带状列电极D1～Dm。并且，在PDP 50中，按照递增编号顺序，交替地布置布置分别在显示屏幕的水平方向延伸的带状行电极X2～Xn和行电极Y1～Yn。各对行电极，即行电极对(X2，Y2)至行电极对(Xn，Yn)与第一显示行至第(n-1)显示行中的每一个对应。在各显示行和各列电极D1～Dm的各交叉部(由图4中的点划线围绕的区域)形成用作像素的像素单元PC。也就是说，属于第一显示行的像素单元PC1，1～PC1，m、属于第二显示行的像素单元PC2，1～PC2，m、以及属于第(n-1)显示行的像素单元PCn-1，1～PCn-1，m采用矩阵布置布置。
图5至图8是分别示出从PDP 50的内部结构中取出的一部分的图。
图5是示出从显示表面侧看到的PDP 50的平面图。图6是沿着图5所示的线V1-V1所取的PDP 50的断面图。图7是沿着图5所示的线V2-V2所取的PDP 50的断面图。图8是沿着图5所示的线W1-W1所取的PDP 50的断面图。
如图5所示，行电极Y由在显示屏幕的水平方向延伸的带状总线电极Yb(行电极Y的主体部)和与总线电极Yb连接的多个透明电极Ya形成。总线电极Yb由例如黑色金属膜制成。透明电极Ya由诸如ITO那样的透明导电膜制成，并且它们布置在总线电极Yb上与各自列电极D对应的各自位置。透明电极Ya在与总线电极Yb垂直的方向延伸，并且其一端和另一端如图5所示被扩展。也就是说，透明电极Ya可被视为从行电极Y的主体部突起的突起电极。行电极X由在显示屏幕的水平方向延伸的带状总线电极Xb(行电极X的主体部)和与总线电极Xb连接的多个透明电极Xa形成。总线电极Xb由例如黑色金属膜制成。透明电极Xa由诸如ITO那样的透明导电膜制成，并且它们布置在总线电极Xb上与各自列电极D对应的各自位置。透明电极Xa在与总线电极Xb垂直的方向延伸，并且其一端和另一端如图5所示被扩展。也就是说，透明电极Xa可被视为从行电极X的主体部突起的突起电极。透明电极Xa和Ya的各自宽部分以放电间隙g处于面对面状态。也就是说，作为从成对行电极X和Y的各主体部突起的突起电极的透明电极Xa和Ya以放电间隙g布置在对置位置。
如图6所示，在用作PDP 50的显示表面的前玻璃基板10的后表面形成行电极Y和行电极X，行电极Y各自均由透明电极Ya和总线电极Yb组成，行电极X各自均由透明电极Xa和总线电极Xb组成。在前玻璃基板10的后表面形成电介质层11，以覆盖这些行电极X和Y。在与电介质层11的表面上的控制放电单元C2(下述)对应的各位置形成从电介质层11向后表面突起的扩增电介质层12。扩增电介质层12由包含黑色或暗色颜料的带状光吸收层制成，并如图5所示，在显示表面的水平方向延伸。扩增电介质层12的表面和未形成扩增电介质层12的电介质层11的表面覆盖有未示出的MgO制的保护层。在与前玻璃基板10平行布置的后基板13上，与各自总线电极Xb和Yb垂直的方向(垂直方向)延伸的多个列电极D采用各预定间隔平行布置。在后基板13上形成白色列电极保护层(电介质层)14，用于覆盖列电极D。在列电极保护层14上形成隔壁15，该隔壁15由第一横向壁15A、第二横向壁15B和纵向壁15C组成。第一横向壁15A在与总线电极Yb对置位置的列电极保护层14上，在显示表面的水平方向延伸。第二横向壁15B在与总线电极Xb对置位置的列电极保护层14上，在显示表面的水平方向延伸。纵向壁1 5C在以等间隔布置于总线电极Xb(Yb)上的透明电极Xa(Ya)之间的位置，在与总线电极Xb(Yb)垂直的方向延伸。如图6所示，在列电极保护层14上与扩增电介质层12对置的区域(包括纵向壁15C以及第一横向壁15A和第二横向壁15B的侧表面)内形成第二电子发射层30。第二电子发射层30是由功函数低(例如，4.2eV及以下)，即第二电子发射系数优良的高Y材料制成的层。作为用于第二电子发射层30的材料，有诸如MgO、CaO、SrO和BaO那样的碱土金属氧化物和诸如Cs2O那样的碱金属氧化物，诸如CaF2和MgF2那样的氟化物，TiO2，Y2O，或者由于结晶缺陷或掺杂杂质而在第二电子发射系数方面改善的材料。然而，如图6所示，在列电极保护层14上除扩增电介质层12的对置区域以外的区域(包括纵向壁15C以及第一横向壁15A和第二横向壁15B的侧表面)形成荧光体层16。荧光体层16包括红色发光的红色荧光层、绿色发光的绿色荧光层、以及蓝色发光的蓝色荧光层这三个荧光层，其分配是在各像素单元PC内确定的。在第二电子发射层30、荧光体层16、电介质层11之间存在用放电气体密封的放电空间。如图6和图8所示，第一横向壁15A、第二横向壁15B和纵向壁15C的各高度未高到达到扩增电介质层12和电介质层11的表面的程度。因此，如图6所示，在第二横向壁15B和扩增电介质层12之间存在能够使放电气体流动的间隙。然而，在第一横向壁15A和扩增电介质层12之间形成电介质层17，该电介质层17在沿着第一横向壁15A的方向延伸，以防止放电气体流出。如图7所示，在纵向壁15C和扩增电介质层12之间，在沿着纵向壁15C的方向连续形成电介质层18。
由第一横向壁15A和纵向壁15C围绕的区域(由图5中的点划线围绕的区域)成为用作像素的像素单元PC。如图5和图6所示，像素单元PC由第二横向壁15B划分成显示放电单元C1和控制放电单元C2。显示放电单元C1包括与各显示行对应的一对行电极X和Y和各透明电极Xa和Ya，以及荧光体层16。然而，控制放电单元C2包括扩增电介质层12，第二电子发射层30，与显示行对应的行电极对中的行电极X的透明电极Xa，以及与显示表面的上部邻近的显示行对应的行电极对的透明电极Ya。如图5所示，透明电极Xa的宽部和透明电极Xb的宽部之间的放电间隙g形成在显示放电单元C1内的总线电极Xb和Yb之间的中间位置。然而，放电间隙g形成在从总线电极Xb和Yb之间的中间位置朝显示放电单元C1偏离的位置。
如图6所示，在显示表面的垂直方向(图6中的水平方向)邻近的像素单元PC的各放电空间由第一横向壁15A和电介质层17遮挡。如图6所示，属于相同像素单元PC的显示放电单元C1和控制放电单元C2的各自放电空间通过间隙r相互连通。如图7所示，在显示表面的垂直方向邻近的控制放电单元C2的各放电空间由扩增电介质层12和电介质层18遮挡。然而，在显示表面的水平方向邻近的显示放电单元C1的放电空间相互连通。
这样，形成在PDP 50上的像素单元PC1，1至PCn-1，m的各像素单元由其放电空间相互连通的显示放电单元C1和控制放电单元C2形成。
奇数X电极驱动器51根据从驱动控制器56提供的定时信号，把各种驱动脉冲(下述)施加给PDP 50的行电极X内附有奇数编号(如图4所示)的行电极X3、X5、…、Xn-2和Xn。偶数X电极驱动器52根据从驱动控制器56提供的定时信号，把各种驱动脉冲(下述)施加给PDP 50的行电极X内附有偶数编号(如图4所示)的行电极X2、X4、…、Xm-3和Xm-1。奇数Y电极驱动器53根据从驱动控制器56提供的定时信号，把各种驱动脉冲(下述)施加给PDP 50的行电极Y内附有奇数编号(如图4所示)的行电极Y1、Y3、Y5、…、Yn-2和Yn。偶数Y电极驱动器54根据从驱动控制器56提供的定时信号，把各种驱动脉冲(下述)施加给PDP 50的行电极Y内附有偶数编号(如图4所示)的行电极Y2、Y4、…、Yn-3和Yn-1。地址驱动器55根据从驱动控制器56提供的定时信号，把像素数据脉冲(下述)施加给PDP 50的列电极D1～Dm。
驱动控制器56把输入图像信号变换成例如用于表示各像素中的亮度水平的8位的像素数据，然后对该像素数据进行差错扩散处理和抖动处理(dither processing)。例如，在差错扩散处理中，首先，像素数据的上6位的显示数据被视为显示数据，并且下2位的剩余数据被视为差错数据。与外围像素对应的像素数据的各加权差错数据被反映在上述显示数据中。根据该操作，原始像素中的下2位的亮度由外围像素采用模拟方式表示，因此，小于8位的6位的显示数据可表示与上述8位的像素数据相同的亮度灰度。对由该差错扩散处理获得的6位的差错扩散处理像素数据进行抖动处理。在抖动处理中，相互邻近的多个像素被视为一个像素单位，具有不同系数的抖动系数被分别分配和附加给与该单位内的各像素对应的差错扩散处理像素数据，从而获得附加了抖动的像素数据。根据抖动系数的该附加，从上述一个像素单位的观点来看，可使用附加了抖动的像素数据的仅上4位来表示与8位对应的亮度。驱动控制器56把附加了抖动的像素数据的上4位视为多灰度像素数据PDS，并且该像素数据PDS根据图9所示的数据变换表被变换成由第1位至第15位组成的15位的像素驱动数据GD。因此，如图9所示，能够按8位表示256灰度的像素数据被变换成由总共16个图案组成的15位的像素驱动数据GD。通过在一个屏幕的各像素驱动数据GD1，1～GD(n-1)，m中，按相同位等级对各自像素驱动数据GD1，1～GD(n-1)，m进行分离，驱动控制器56获得像素驱动数据位组DB1～DB15如下DB1各自像素驱动数据GD1，1～GD(n-1)，m的第1位DB2各自像素驱动数据GD1，1～GD(n-1)，m的第2位DB3各自像素驱动数据GD1，1～GD(n-1)，m的第3位DB4各自像素驱动数据GD1，1～GD(n-1)，m的第4位
DB5各自像素驱动数据GD1，1～GD(n-1)，m的第5位DB6各自像素驱动数据GD1，1～GD(n-1)，m的第6位DB7各自像素驱动数据GD1，1～GD(n-1)，m的第7位DB8各自像素驱动数据GD1，1～GD(n-1)，m的第8位DB9各自像素驱动数据GD1，1～GD(n-1)，m的第9位DB10各自像素驱动数据GD1，1～GD(n-1)，m的第10位DB11各自像素驱动数据GD1，1～GD(n-1)，m的第11位DB12各自像素驱动数据GD1，1～GD(n-1)，m的第12位DB13各自像素驱动数据GD1，1～GD(n-1)，m的第13位DB14各自像素驱动数据GD1，1～GD(n-1)，m的第14位DB15各自像素驱动数据GD1，1～GD(n-1)，m的第15位各自像素驱动数据位组DB1～DB15与下述各自子区域SF1～SF15对应。驱动控制器56把与各子区域SF1～SF15中的子区域对应的像素驱动数据位组DB按每一显示行(m)提供给地址驱动器55。
并且，驱动控制器56产生用于根据图10所示的发光驱动顺序对PDP50的驱动进行控制的各种定时信号，并把这些定时信号提供给奇数X电极驱动器51、偶数X电极驱动器52、奇数Y电极驱动器53和偶数Y电极驱动器54。
在图10所示的发光驱动顺序中，图像信号中的各区域被划分成15个子区域SF1～SF15，并且在各子区域中执行下述各种驱动阶段。
在先头子区域SF1中，顺次执行奇数行复位阶段ROD、奇数行地址阶段WOOD、偶数行复位阶段REV、偶数行地址阶段WOEV、起动扩展阶段PI、保持阶段I和擦除阶段E。在各自子区域SF2～SF15中，顺次执行地址阶段WO、起动扩展阶段PI、保持阶段I和擦除阶段E。
图11是示出由奇数X电极驱动器51、偶数X电极驱动器52、奇数Y电极驱动器53、偶数Y电极驱动器54和地址驱动器55施加给PDP 50的各种驱动脉冲及其施加定时的图。
首先，在子区域SF1的奇数行复位阶段ROD中，奇数Y电极驱动器53产生下降和上升比保持脉冲(下述)更逐渐的负极性的第一复位脉冲RPY1，同时把上述复位脉冲施加给PDP 50的各自奇数行电极Y1、Y3、Y5、…、Yn。此时，地址驱动器55产生正极性的复位脉冲RPD，同时把上述复位脉冲施加给各自列电极D1～Dn。作为对施加第一复位脉冲RPY1和复位脉冲RPD的回应，在属于奇数显示行的各自像素单元PC1，1～PC1，1、PC3，1～PC3，m、…、PCn-2，1～PCn-2，m的控制放电单元C2内产生第一复位放电(写入放电)。也就是说，如图5和图6所示，在控制放电单元C2内的行电极Y和列电极D之间产生第一复位放电，并且根据第一复位放电，在上述属于奇数显示行的各自像素单元PC的控制放电单元C2内产生壁电荷。在奇数行复位阶段ROD中，在施加第一复位脉冲RPY1之后，如图11所示，奇数Y电极驱动器53同时把正极性的第二复位脉冲RPY2施加给各自奇数行电极Y1、Y3、…、Yn。作为对施加第二复位脉冲RPY2的回应，在属于奇数显示行的各自像素单元PC的控制放电单元C2内产生第二复位放电(擦除放电)。也就是说，如图5和图6所示，在控制放电单元C2内的行电极Y和列电极D之间产生第二复位放电，并且根据该第二复位放电，在属于奇数显示行的各自像素单元PC的控制放电单元C2内形成的壁电荷被消除。此时，偶数X电极驱动器52在与第二复位脉冲RPY2相同的施加定时中，把图11所示的正极性的差错放电防止脉冲GPX施加给各自偶数行电极X2、X4、X6、…、Xn-1，以便在控制放电单元C2内的行电极X和列电极D之间不产生误放电。
如上所述，在奇数行复位阶段ROD中，从属于PDP 50的奇数显示行的各自像素单元PC1，1～PC1，m、PC3，1～PC3，m、…、PCn-2，1～PCn-2，m的控制放电单元C2中消除所有壁电荷，并且属于奇数显示行的所有像素单元PC都被初始化成熄灭状态。
在子区域SF1的奇数行地址阶段WOOD中，奇数Y电极驱动器53把负极性的扫描脉冲SP顺次施加给奇数行电极Y1、Y3、Y5、…、Yn-2。此时，地址驱动器55把在与子区域SF1对应的像素驱动数据位组DB1内与奇数显示行对应的数据变换成具有依据其逻辑电平而定的脉冲电压的像素数据脉冲DP。例如，地址驱动器55把逻辑电平1的像素驱动数据位变换成正极性的高电压的像素数据脉冲DP，而把逻辑电平0的像素驱动数据位变换成低电压(0V)的像素数据脉冲DP。地址驱动器55与扫描脉冲SP的施加定时同步，把相同像素数据脉冲DP按每一显示行(m)施加给列电极D1～Dm。也就是说，地址驱动器55把像素驱动数据位DB2311，1～DB11，m、DB13，1～DB13，m、…、DB1n-2，1～DB1n-2，m变换成像素数据脉冲DP1，1～DP1，m、DP3，1～DP3，m、…、DPn-2，1～DPn-2，m，并把这些像素数据脉冲按每一显示行施加给列电极D1～Dm。
此时，在施加有扫描脉冲SP和高电压的像素数据脉冲DP的像素单元PC的控制放电单元C2内的列电极D和行电极Y之间产生写入地址放电，并且在控制放电单元C2内形成壁电荷。然而，在施加有扫描脉冲SP但不施加有高电压的像素数据脉冲DP的像素单元PC的控制放电单元C2内不产生上述写入地址放电，因此，在控制放电单元C2内不形成壁电荷。此时，偶数X电极驱动器52把极性与像素数据脉冲DP相同的电压施加给这些偶数行电极X，以便在附有奇数编号的各自行电极X2、X4、X6、…、Xn-1的总线电极Xb和列电极D之间不产生各误放电。
如上所述，在奇数行地址阶段WOOD中，根据像素驱动数据位组DB1(图9所示的像素驱动数据GD的第一位)，在属于PDP 50的奇数显示行的各像素单元PC的控制放电单元C2内选择性产生写入地址放电，以形成壁电荷。这样，属于奇数显示行的各自像素单元PC被设定在临时点亮状态(在控制放电单元C2内存在壁电荷)或熄灭状态(在控制放电单元C2内不存在壁电荷)。
在子区域SF1的偶数行复位阶段REV中，偶数Y电极驱动器54产生其下降和上升比保持脉冲(下述)更逐渐的负极性的第一复位脉冲RPY1，同时把上述复位脉冲施加给PDP 50的各自偶数行电极Y2、Y4、…、Yn-1。此时，地址驱动器55产生正极性的复位脉冲RPD，同时把上述复位脉冲施加给各自列电极D1～Dn。作为对施加第一复位脉冲RPY1和复位脉冲RPD的回应，在属于偶数显示行的各自像素单元PC2，1～PC2，m、PC4，1～PC4，m、…、PCn-1，1～PCn-1，m的控制放电单元C2内产生第一复位放电(写入放电)。也就是说，如图5和图6所示，在控制放电单元C2内的行电极Y和列电极D之间产生第一复位放电，并且根据第一复位放电，在上述属于偶数显示行的各自像素单元PC的控制放电单元C2内产生壁电荷。在偶数行复位阶段PEV中，在施加第一复位脉冲RPY1之后，如图11所示，偶数Y电极驱动器54同时把正极性的第二复位脉冲RPY2施加给各自偶数行电极Y2、Y4、…、Yn-1。作为对施加第二复位脉冲RPY2的回应，在属于偶数显示行的各自像素单元PC的控制放电单元C2内产生第二复位放电(擦除放电)。也就是说，如图5和图6所示，在控制放电单元C2内的行电极Y和列电极D之间产生第二复位放电，并且根据该第二复位放电，在属于偶数显示行的各自像素单元PC的控制放电单元C2内形成的壁电荷被消除。此时，奇数X电极驱动器51在与第二复位脉冲RPY2相同的施加定时中，把图11所示的正极性的差错放电防止脉冲GPX施加给各自奇数行电极X3、X5、…、Xn，以便在控制放电单元C2内的行电极X和列电极D之间不产生误放电。
如上所述，在偶数行复位阶段REV中，从属于PDP 50的偶数显示行的各自像素单元PC2，1～PC2，m、PC4，1～PC4，m、…、PCn-1，1～PCn-1，m的控制放电单元C2中消除所有壁电荷，并且属于偶数显示行的所有像素单元PC都被初始化成熄灭状态。
在子区域SF1的偶数行地址阶段WOEV中，偶数Y电极驱动器54把负极性的扫描脉冲SP顺次施加给偶数行电极Y2、Y4、…、Yn-1。在此情况下，地址驱动器55把在与子区域SF1对应的像素驱动数据位组DB1内与偶数显示行对应的数据变换成具有依据其逻辑电平而定的脉冲电压的像素数据脉冲DP。例如，地址驱动器55把逻辑电平1的像素驱动数据位变换成正极性的高电压的像素数据脉冲DP，而把逻辑电平0的像素驱动数据位变换成低电压(0V)的像素数据脉冲DP。地址驱动器55与扫描脉冲SP的施加定时同步，把相同像素数据脉冲DP按每一显示行(m)施加给列电极D1～Dm。也就是说，地址驱动器55把像素驱动数据位DB12，1～DB12，m、DB14，1～DB14，m、…、DB1n-1，1～DB1n-1，m变换成像素数据脉冲DP2，1～DP2，m、DP4，1～DP4，m、…、DPn-1，1～DPn-1，m，并把这些像素数据脉冲按每一显示行施加给列电极D1～Dm。此时，在施加有扫描脉冲SP和高电压的像素数据脉冲DP的像素单元PC的控制放电单元C2内的列电极D和行电极Y之间产生写入地址放电，并且在控制放电单元C2内形成壁电荷。然而，在施加有扫描脉冲SP但不施加有高电压的像素数据脉冲DP的像素单元PC的控制放电单元C2内不产生上述写入地址放电，因此，在控制放电单元C2内不形成壁电荷。在此情况下，奇数X电极驱动器51把极性与像素数据脉冲DP相同的电压施加给这些奇数行电极X，以便在附有奇数编号的各自行电极X3、X5、…、Xn的各自总线电极Xb和各自列电极D之间不产生各误放电。
如上所述，在偶数行地址阶段WOEV中，根据像素驱动数据位组DB1(图9所示的像素驱动数据GD的第一位)，在属于PDP 50的偶数显示行的各自像素单元PC的控制放电单元C2内选择性产生壁电荷，这样，属于偶数显示行的各自像素单元PC被设定在临时点亮状态(在控制放电单元C2内存在壁电荷)或熄灭状态(在控制放电单元C2内不存在壁电荷)。
在子区域SF2～SF15中的每一个的地址阶段WO中，如图12所示，奇数Y电极驱动器53和偶数X电极驱动器54把负极性的扫描脉冲SP顺次施加给各自行电极Y1、Y2、Y3、…、Yn-1。在此情况下，地址驱动器55把在与子区域SF(j)(j是2～15中的自然数)对应的像素驱动数据位组DB(j)内的各自像素驱动数据位变换成具有与逻辑电平对应的脉冲电压的像素数据脉冲DP。例如，地址驱动器55把逻辑电平1的像素驱动数据位变换成正极性的高电压的像素数据脉冲DP，而把逻辑电平0的像素驱动数据位变换成低电压(0V)的像素数据脉冲DP。地址驱动器55与扫描脉冲SP的施加定时同步，把上述像素数据脉冲DP按每一显示行(m)施加给列电极D1～Dm。也就是说，地址驱动器55把像素驱动数据位DB(j)1，1～DB(j)1，m、DB(j)2，1～DB(j)2，m、…、DB(j)n-1，1～DB(j)n-1，m变换成像素数据脉冲DP1，1～DP1，m、DP2，1～DP2，m、…、DPn-1，1～DPn-1，m，并把这些像素数据脉冲按每一显示行施加给列电极D1～Dm。此时，在施加有扫描脉冲SP和高电压的像素数据脉冲DP的像素单元PC的控制放电单元C2内的列电极D和行电极Y之间产生写入地址放电，并且在控制放电单元C2内形成壁电荷。然而，在施加有扫描脉冲SP但不施加有高电压的像素数据脉冲DP的像素单元PC的控制放电单元C2内不产生上述写入地址放电，因此，在控制放电单元C2内不形成壁电荷。
如上所述，在地址阶段WO中，根据与地址阶段WO所属的子区域SF(j)对应的像素驱动数据GD的第j位的逻辑电平，在像素单元PC的控制放电单元C2内选择性形成壁电荷。这样，PDP 50的各自像素单元PC被设定在临时点亮状态(在控制放电单元C2内存在壁电荷)或熄灭状态(在控制放电单元C2内不存在壁电荷)。
在子区域SF1～SF15中的每一个的起动扩展阶段PI中，如图11或图12所示，奇数Y电极驱动器53把正极性的起动脉冲PPYO连续反复施加给奇数行电极Y1、Y3、…、Yn。在起动扩展阶段PI中，如图11或图12所示，奇数X电极驱动器51把正极性的起动脉冲PPXO连续反复施加给奇数行电极X3、X5、…、Xn。在起动扩展阶段PI中，如图11和图12所示，偶数X电极驱动器52把正极性的起动脉冲PPXE连续反复施加给偶数行电极X2、X4、…、Xn-1。在起动扩展阶段PI中，如图11和图12所示，偶数Y电极驱动器54把正极性的起动脉冲PPYE连续反复施加给偶数行电极Y2、Y4、…、Yn-1。每当施加起动脉冲PPXO、PPXE、PPYO或PPYE时，就在设定于临时点亮状态的像素单元PC的控制放电单元C2内的行电极X和Y之间产生起动放电。在此情况下，每当产生起动放电时，放电就通过图6所示的间隙r扩展到显示放电单元C1，并且在显示放电单元C1内形成壁电荷。
如上所述，通过在奇数行地址阶段WOOD、偶数行地址阶段WOEV、或者地址阶段WO中，在设定于临时点亮状态的控制放电单元C2内反复产生起动放电，在起动扩展阶段PI中，放电逐渐扩展到显示放电单元C1。由于放电扩展，在显示放电单元C1内形成壁电荷，并且该显示放电单元C1所属的像素单元PC被设定在点亮状态。然而，在上述各种地址阶段中，在设定于熄灭状态的控制放电单元C2内决不会发生起动放电。因此，由于在与控制放电单元C2连通的显示放电单元C1内不形成壁电荷，因而像素单元PC被设定在熄灭状态。
在子区域SF1～SF15中的每一个的保持阶段I中，如图11和图12所示，奇数Y电极驱动器53在分配给保持阶段I所属的子区域的次数内，把正极性的保持脉冲IPYO反复施加给各自奇数行电极Y1、Y3、Y5、…、Yn。在与保持脉冲IPYO相同的定时中，偶数X电极驱动器52在分配给保持阶段I所属的子区域的次数内，把正极性的保持脉冲IPXE分别反复施加给偶数行电极X2、X4、…、Xn-1。在保持阶段I中，如图11和图12所示，奇数X电极驱动器51在分配给保持阶段I所属的子区域的次数内，把正极性的保持脉冲IPXO分别反复施加给奇数行电极X2、X5、…、Xn。并且，在保持阶段I中，偶数Y电极驱动器54在分配给保持阶段I所属的子区域的次数内，把正极性的保持脉冲IPYE分别反复施加给偶数行电极Y2、Y4、…、Yn-1。如图11和图12所示，保持脉冲IPXE和IPYO的施加定时与保持脉冲IPXO和IPYE的施加定时有偏差。每当施加保持脉冲IPXO、IPXE、IPYO或IPYE时，就在设定于点亮状态的像素单元PC的显示放电单元C1内的透明电极Xa和Ya之间产生保持放电。此时，由于由该保持放电产生的紫外线，因而在图6所示的显示放电单元C1内形成的荧光体层16(红色荧光层，绿色荧光层，蓝色荧光层)被激励，并且与荧光色对应的光通过前玻璃基板10被发射。也就是说，在分配给保持阶段I所属的子区域的次数内，反复产生伴随保持放电的发光。
如上所述，在保持阶段I中，在分配给各子区域的次数内，仅反复使设定在点亮状态的像素单元PC发光。
在子区域SF1～SF15中的每…个的擦除阶段E中，如图11和图12所示，奇数X电极驱动器51、偶数X电极驱动器52、奇数Y电极驱动器53、偶数Y电极驱动器54和地址驱动器55把正极性的擦除脉冲施加给所有行电极X和Y。根据擦除脉冲的施加，在残留有壁电荷的所有控制放电单元C2内产生擦除放电，以擦除壁电荷。
这样，在擦除阶段E中，通过仅在残留有壁电荷的控制放电单元C2内产生擦除放电，使所有控制放电单元C2内的电荷生成状态初始化成统一状态。
此处，当进行图10至图12所示的驱动操作时，根据图9所示的16种类型的像素驱动数据GD，在各区域中，在与要表示的中等亮度对应的期间内连续的各自子区域的地址阶段(WOOD，WOEV，WO)中产生写入地址放电(由图9中的双圆形表示)。也就是说，在与要表示的中等亮度对应的期间内连续的各自子区域中，像素单元PC被设定在点亮状态，并且它们在这些子区域的保持阶段I中保持放电。此时，与在一个区域内激励的保持放电的总和对应的亮度是可见的。也就是说，根据与图9所示的第1至第16灰度驱动对应的16种类型的发光图案，可表示与在由双圆形所示的子区域中产生的放电总次数对应的16灰度的中等亮度。
此处，在图4所示的等离子显示器中，如图5和图6所示，用作PDP50的各像素的各像素单元PC由显示放电单元C1和控制放电单元C2形成。当在显示放电单元C1内产生与显示图像无关的保持放电时，等离子显示器在控制放电单元C2内产生与显示图像无关的伴随有发光的复位放电、起动放电和地址放电。此时，控制放电单元C2形成由包含黑色或暗色颜料的光吸收层组成的扩增电介质层12，以防止伴随着在控制放电单元C2内产生的各种放电的光通过前玻璃基板10并向外泄漏。因此，由于伴随着复位放电、起动放电和地址放电的放电光由扩增电介质层12遮挡，因而可增强显示图像的对比度，尤其是暗对比度。并且，如图6所示，在后基板13侧的控制放电单元C2内设置第二电子发射层30。根据第二电子发射层30，在控制放电单元C2内的列电极D和行电极Y之间的放电起动电压和放电保持电压低于在显示放电单元C1内的列电极D和行电极Y之间的放电起动电压和放电保持电压。也就是说，显示放电单元C1的放电起动电压和放电保持电压比控制放电单元C2高。因此，通过在控制放电单元C2内反复产生起动放电，即使执行用于使放电扩展到显示放电单元C1侧的起动扩展阶段PI，在显示放电单元C1内产生的放电也较弱，从而抑制暗对比度的减少。
如图5所示，在控制放电单元C2中，在从总线电极Xb和Yb之间的中间位置朝与该控制放电单元C2成对的显示放电单元C1偏离的位置，在从行电极X和Y的各自主体部突起的透明电极Xa和Ya之间设置放电间隙g。因此，根据图11和图12所示的驱动操作，在控制放电单元C2内与放电间隙g对应的位置，例如，在图6所示的位置P产生起动放电。也就是说，在控制放电单元C2内，由于在与控制放电单元C2成对的显示放电单元C1附近的位置产生起动放电，因而放电可容易从控制放电单元C2扩展到显示放电单元C1。然而，在控制放电单元C2内的列电极D和透明电极Ya之间产生复位放电和写入地址放电。也就是说，在控制放电单元C2内产生的复位放电和写入地址放电是在距与控制放电单元C2成对的显示放电单元C1比距透明电极Xa的距离长的透明电极Ya和列电极D之间产生的。这些复位放电和地址放电是在比图6所示的产生起动放电的位置P更远离与控制放电单元C2成对的显示放电单元C1的位置Q产生的。伴随着复位放电和地址放电而流入显示放电单元C1的紫外线的流量减少，从而抑制暗对比度的减少。
如图5和图6所示，通过在控制放电单元C2内，在显示放电单元C1附近的位置形成放电间隙g，可使面向控制放电单元C2的透明电极Ya的宽突起部的面积大于面向控制放电单元C2的透明电极Xa的宽突起部的面积。这样，在控制放电单元C2内的列电极D和透明电极Ya的宽突起部之间产生的复位放电和地址放电的稳定性增加，从而使起动放电中的显示放电单元C1的放电转移变得容易。
在上述实施例中，尽管对在地址阶段中采用在各像素单元PC内选择性形成壁电荷的方法，即选择性写入地址方法作了说明，然而可以采用用于选择性擦除形成在各像素单元PC上的壁电荷的选择性擦除地址方法。
在基于选择性擦除地址方法的驱动操作中，驱动控制器56把输入图像信号变换成例如用于表示各像素内的亮度水平的8位的像素数据，然后对像素数据进行差错扩散处理和抖动处理。驱动控制器56通过差错扩散处理和抖动处理，把8位像素数据变换成多灰度像素数据PDS，并根据图13所示的数据变换表，进一步把多灰度像素数据PDS变换成15位的像素驱动数据GD。在图13所示的变换表内所述的符号“*”表示逻辑电平可以取值为1或0。因此，能够按8位表示256灰度的像素数据被变换成由总共16个图案组成的15位的像素驱动数据GD。通过针对一个屏幕的像素驱动数据GD1，1～GD(n-1)，m的各单位，把各自像素驱动数据GD1，1～GD(n-1)，m分离成相同位数的驱动数据组，驱动控制器56获得像素驱动数据位组DB1～DB15。驱动控制器56把与各子区域SF1～SF15中的子区域对应的像素驱动数据位组DB按每一显示行(m)提供给地址驱动器55。
图14是示出使用选择性擦除地址方法的PDP 50的灰度驱动中的发光驱动格式的图。
在图14所示的发光驱动顺序中，图像信号中的各区域被划分成15个子区域SF1～SF15，并且如下所述，在各子区域中将执行各种驱动操作。
在先头子区域SF1中，顺次执行奇数行复位阶段ROD、奇数行地址阶段WIOD、偶数行复位阶段REV、偶数行地址阶段WIEV、选择性擦除辅助阶段CA、起动扩展阶段PI、保持阶段I和电荷转移阶段MR。在各自子区域SF2～SF15中，顺次执行地址阶段WI、选择性擦除辅助阶段CA、起动扩展阶段PI、保持阶段I和电荷转移阶段MR。在最后子区域SF15中，就在电荷转移阶段MR之后执行擦除阶段(未示出)。
图15和图16是各自示出根据图14所示的发光驱动格式施加给PDP50以便操作PDP 50的各种驱动脉冲及其施加定时。
首先，在子区域SF1的奇数行复位阶段ROD中，奇数Y电极驱动器53产生其下降和上升比保持脉冲(下述)更逐渐的负极性的第一复位脉冲RPY1，同时把上述复位脉冲施加给PDP 50的各自奇数行电极Y1、Y3、Y5、…、Yn。此时，地址驱动器55产生正极性的复位脉冲RP0，同时把上述复位脉冲施加给各自列电极D1～Dn。作为对施加第一复位脉冲RPY1和复位脉冲RPD的回应，在属于奇数显示行的各自像素单元PC1，1～PC1，m、PC3，1～PC3，m、…、PCn-2，1～PCn-2，m的控制放电单元C2内产生第一复位放电(写入放电)。也就是说，如图5和图6所示，在控制放电单元C2内的行电极Y和列电极D之间产生第一复位放电。当施加第一复位脉冲RPY1和复位脉冲RPD时，偶数Y电极驱动器54把正极性的电位施加给偶数行电极Y2、Y4、Y6、…、Yn-1，以便在属于偶数显示行的像素单元PC的控制放电单元C2内不产生误放电。在施加第一复位脉冲RPY1之后，如图15所示，奇数Y电极驱动器53同时把正极性的第二复位脉冲RPY2施加给各自奇数行电极Y1、Y3、…、Yn。作为对施加第二复位脉冲RPY2的回应，在属于奇数显示行的各自像素单元PC的控制放电单元C2内产生第二复位放电(擦除放电)。也就是说，如图5和图6所示，在控制放电单元C2内的行电极Y和列电极D之间产生第二复位放电。根据上述第一复位放电和第二复位放电，在属于奇数显示行的各自像素单元PC的控制放电单元C2内产生壁电荷。
如上所述，在奇数行复位阶段ROD中，在属于PDP 50的奇数显示行的所有像素单元PC的控制放电单元C2内产生第一复位放电和第二复位放电，从而在属于奇数显示行的控制放电单元C2内形成壁电荷。
在子区域SF1的奇数行地址阶段WIOD中，奇数Y电极驱动器53把负极性的扫描脉冲SP顺次施加给PDP 50的奇数行电极Y1、Y3、Y5、…、Yn-2。此时，地址驱动器55把在与子区域SF1对应的像素驱动数据位组DB1内与奇数显示行对应的数据变换成具有依据其逻辑电平而定的脉冲电压的像素数据脉冲DP。例如，地址驱动器55把逻辑电平1的像素驱动数据位变换成正极性的高电压的像素数据脉冲DP，而把逻辑电平0的像素驱动数据位变换成低电压(0V)的像素数据脉冲DP。地址驱动器55与扫描脉冲SP的施加定时同步，把相同像素数据脉冲DP按每一显示行(m)施加给列电极D1～Dm。也就是说，地址驱动器55把像素驱动数据位DB11，1～DB11，m、DB13，1～DB13，m、…、DB1n-2，1～DB1n-2，m变换成像素数据脉冲DP1，1～DP1，m、DP3，1～DP3，m、…、DPn-2，1～DPn-2，m，并把这些像素数据脉冲按每一显示行施加给列电极D1～Dm。
此时，在施加有扫描脉冲SP和高电压的像素数据脉冲DP的像素单元PC的控制放电单元C2内的列电极D和行电极Y之间产生擦除地址放电，并且在控制放电单元C2内形成的壁电荷被消除。然而，在施加有扫描脉冲SP但不施加有高电压的像素数据脉冲DP的像素单元PC的控制放电单元C2内不产生上述擦除地址放电，因此，在控制放电单元C2内残留有壁电荷。
如上所述，在奇数行地址阶段WIOD中，根据像素驱动数据位组DB1(图13所示的像素驱动数据GD的第一位)，在属于PDP 50的奇数显示行的各像素单元PC的控制放电单元C2内选择性产生擦除地址放电，以消除壁电荷。这样，属于奇数显示行的各自像素单元PC被设定在临时点亮状态(在控制放电单元C2内存在壁电荷)或熄灭状态(在控制放电单元C2内不存在壁电荷)。
在子区域SF1的偶数行复位阶段REV中，偶数Y电极驱动器54产生其下降和上升比保持脉冲(下述)更逐渐的负极性的第一复位脉冲RPY1，同时把上述复位脉冲施加给PDP 50的各自偶数行电极Y2、Y4、…、Yn-1。此时，地址驱动器55产生正极性的复位脉冲RPD，同时把上述复位脉冲施加给各自列电极D1～Dn。作为对施加第一复位脉冲RPY1和复位脉冲RPD的回应，在属于偶数显示行的各自像素单元PC2，1～PC2，m、PC4，1～PC4，m、…、PCn-1，1～PCn-1，m的控制放电单元C2内产生第一复位放电(写入放电)。也就是说，如图5和图6所示，在控制放电单元C2内的行电极Y和列电极D之间产生第一复位放电。当施加第一复位脉冲RPY1和复位脉冲RPD时，奇数Y电极驱动器53把正极性的电位施加给各自奇数行电极Y1、Y3、Y5、…、Yn，以便在属于奇数显示行的各自像素单元PC的控制放电单元C2内不产生误放电。在施加第一复位脉冲RPY1之后，如图15所示，偶数Y电极驱动器54同时把正极性的第二复位脉冲RPY2施加给各自偶数行电极Y2、Y4、…、Yn-1。作为对施加第二复位脉冲RPY2的回应，在属于偶数显示行的各自像素单元PC的控制放电单元C2内产生第二复位放电(写入放电)。也就是说，如图5和图6所示，在控制放电单元C2内的行电极Y和列电极D之间产生第二复位放电。根据上述第一复位放电和第二复位放电，在属于偶数显示行的各自像素单元PC的控制放电单元C2内产生壁电荷。
如上所述，在偶数行复位阶段REV中，在属于PDP 50的偶数显示行的所有各自像素单元PC的控制放电单元C2内产生第一复位放电和第二复位放电，从而在属于偶数显示行的控制放电单元C2内形成壁电荷。
在子区域SF1的偶数行地址阶段WIEV中，偶数Y电极驱动器54把负极性的扫描脉冲SP顺次施加给偶数行电极Y2、Y4、…、Yn-1。此时，地址驱动器55把在与子区域SF1对应的像素驱动数据位组DB1内与偶数显示行对应的数据变换成具有依据其逻辑电平而定的脉冲电压的像素数据脉冲DP。例如，地址驱动器55把逻辑电平1的像素驱动数据位变换成正极性的高电压的像素数据脉冲DP，而把逻辑电平0的像素驱动数据位变换成低电压(0V)的像素数据脉冲DP。地址驱动器55与扫描脉冲SP的施加定时同步，把相同像素数据脉冲DP按每一显示行(m)施加给列电极D1～Dm。也就是说，地址驱动器55把与偶数显示行对应的像素驱动数据位DB12，1～DB12，m、DB14，1～DB14，m、…、DB1n-1，1～DB1n-1，m变换成像素数据脉冲DP2，1～DP2，m、DP4，1～DP4，m、…、DPn-1，1～DPn-1，m，并把这些像素数据脉冲按每一显示行施加给列电极D1～Dm。此时，在施加有扫描脉冲SP和高电压的像素数据脉冲DP的像素单元PC的控制放电单元C2内的列电极D和行电极Y之间产生擦除地址放电，并且控制放电单元C2内的壁电荷被消除。然而，在施加有扫描脉冲SP但不施加有高电压的像素数据脉冲DP的像素单元PC的控制放电单元C2内不产生上述擦除地址放电，因此，在控制放电单元C2内残留有壁电荷。
如上所述，在偶数行地址阶段WIEV中，根据像素驱动数据位组DB1(图13所示的像素驱动数据GD的第一位)，在属于PDP 50的偶数显示行的各像素单元PC的控制放电单元C2内选择性产生擦除地址放电。这样，属于偶数显示行的各自像素单元PC被设定在临时点亮状态(在控制放电单元C2内存在壁电荷)或熄灭状态(在控制放电单元C2内不存在壁电荷)。
在子区域SF2～SF15中的每一个的地址阶段WI中，如图16所示，奇数Y电极驱动器53和偶数X电极驱动器54把负极性的扫描脉冲SP顺次施加给各自行电极Y1、Y2、Y3、…、Yn-1。在此情况下，地址驱动器55把在与子区域SF(j)(j是2～15中的自然数)对应的像素驱动数据位组DB(j)内的各自像素驱动数据位变换成具有与逻辑电平对应的脉冲电压的像素数据脉冲DP。例如，地址驱动器55把逻辑电平1的像素驱动数据位变换成正极性的高电压的像素数据脉冲DP，而把逻辑电平0的像素驱动数据位变换成低电压(0V)的像素数据脉冲DP。地址驱动器55与扫描脉冲SP的施加定时同步，把上述像素数据脉冲DP按每一显示行(m)施加给列电极D1～Dm。也就是说，地址驱动器55把像素驱动数据位DB(j)1，1～DB(j)1，m、DB(j)2，1～DB(j)2，m、…、DB(j)n-1，1～DB(j)n-1，m变换成像素数据脉冲DP1，1～DP1，m、DP2，1～DP2，m、…、DPn-1，1～DPn-1，m，并把这些像素数据脉冲按每一显示行施加给列电极D1～Dm。此时，在施加有扫描脉冲SP和高电压的像素数据脉冲DP的像素单元PC的控制放电单元C2内的列电极D和行电极Y之间产生擦除地址放电，并且控制放电单元C2内的壁电荷被消除。然而，在施加有扫描脉冲SP但不施加有高电压的像素数据脉冲DP的像素单元PC的控制放电单元C2内不产生上述擦除地址放电。因此，形成有壁电荷的控制放电单元C2保持形成壁电荷的状态，而不存在壁电荷的控制放电单元保持无壁电荷的状态。
如上所述，在子区域SF2～SF15中的每一个的地址阶段WI中，根据与地址阶段WI所属的子区域SF(j)对应的像素驱动数据GD的第j位的逻辑电平，存在于各自像素单元PC的控制放电单元C2内的壁电荷被选择性消除。这样，PDP 50的各自像素单元PC被设定在临时点亮状态(在控制放电单元C2内存在壁电荷)或熄灭状态(在控制放电单元C2内不存在壁电荷)。
在子区域SF1～SF15中的每一个的选择性擦除辅助阶段CA中，如图15和图16所示，奇数X电极驱动器51、偶数X电极驱动器52、奇数Y电极驱动器53和偶数Y电极驱动器54把正极性的取消脉冲CP施加给所有行电极X2～Xn和Y1～Yn。由于施加取消脉冲CP，因而仅可在不能于地址阶段(WOD，WIEV，W1)正确产生擦除地址放电的控制放电单元C2内产生擦除放电，从而无故障地消除壁电荷。也就是说，当正确产生擦除地址放电时，如图17A所示，在控制放电单元C2内，在行电极X和Y的附近形成负极性的电荷。在此情况下，由于不发生放电，因而例如，即使把正极性的电压施加给行电极X和Y中的一方，该单元也处于熄灭状态。然而，当不正确产生擦除地址放电时，如图17B所示，存在以下情况，即在行电极X和Y的附近形成正极性的电荷。在此情况下，当把正极性的电压施加给行电极X和Y中的一方时，该单元使电荷放电。也就是说，它将被误设定在临时点亮状态，尽管打算设定在熄灭状态。
在选择性擦除辅助阶段CA中，通过把正极性的取消脉冲CP施加给行电极X和Y，如图17B所示，仅在处于电荷不正确状态的控制放电单元C2内产生擦除放电，并且如图17A所示，控制放电单元C2转变为正确状态，即熄灭状态。
在子区域SF2～SF15中的每一个的起动扩展阶段PI中，如图15和图16所示，偶数X电极驱动器52把正极性的起动脉冲PFXE施加给偶数行电极X2、X4、…、Xn-1。在起动扩展阶段PI中，偶数Y电极驱动器54把正极性的起动脉冲PPYE连续反复施加给偶数行电极Y2、Y4、…、Yn-2和Yn。奇数Y电极驱动器53把正极性的起动脉冲PPYO施加给奇数行电极Y1、Y3、…、Yn。在起动扩展阶段PI中，奇数X电极驱动器51在与起动脉冲PPY0相同的定时中，把正极性的起动脉冲PPXO施加给奇数行电极X3、X5、…、Xn。如图15和图16所示，要施加给奇数行电极X和Y的起动脉冲PPXO和PPYO的施加定时与要施加给偶数行电极X和Y的起动脉冲PPXE和PPYE的施加定时有偏差。每当施加起动脉冲PPXO、PPXE、PPYO或PPYE时，就在设定于临时点亮状态的像素单元PC的控制放电单元C2内的行电极X和Y之间产生起动放电。在此情况下，每当产生起动放电时，放电就通过图6所示的间隙r扩展到显示放电单元C1，并且在显示放电单元C1内形成壁电荷。
如上所述，通过在地址阶段(WIOD，WIEV，WI)中，在设定于临时点亮状态的控制放电单元C2内反复产生起动放电，在起动扩展阶段PI中，放电通过间隙r逐渐扩展到显示放电单元C1。由于放电扩展，在显示放电单元C1内形成壁电荷，并且包含该显示放电单元C1的像素单元PC被设定在点亮状态。然而，由于在与还未产生起动放电的控制放电单元C2连通的显示放电单元C1内不形成壁电荷，因而像素单元PC保持熄灭状态。
在子区域SF2～SF15中的每一个的保持阶段I中，如图15和图16所示，奇数Y电极驱动器53在分配给属于保持阶段I的子区域的次数内，把正极性的保持脉冲IPYO反复施加给各自奇数行电极Y1、Y3、Y5、…、Yn。在与保持脉冲IPYO相同的定时中，偶数X电极驱动器52在分配给属于保持阶段I的子区域的次数内，把正极性的保持脉冲IPXE分别反复施加给偶数行电极X2、X4、…、Xn-1。在保持阶段I中，如图15和图16所示，奇数X电极驱动器51在分配给属于保持阶段I的子区域的次数内，把正极性的保持脉冲IPXO分别反复施加给奇数行电极X1、X3、X5、…、Xn。并且，在保持阶段I中，偶数Y电极驱动器54在分配给保持阶段I所属的子区域的次数内，把正极性的保持脉冲IPYE分别反复施加给偶数行电极Y2、Y4、…、Yn-1。如图15和图16所示，保持脉冲IPXE和IPYO的施加定时与保持脉冲IPXO和IPYE的施加定时有偏差。每当施加保持脉冲IPXO、IPXE、IPYO或IPYE时，就在设定于点亮状态的像素单元PC的显示放电单元C1内的透明电极Xa和Ya之间产生保持放电。此时，由于由该保持放电产生的紫外线，因而在图6所示的显示放电单元C1内形成的荧光体层16(红色荧光层，绿色荧光层，蓝色荧光层)被激励，并且与荧光色对应的光通过前玻璃基板10被发射。也就是说，在分配给与保持阶段I相关的子区域的次数内，反复产生伴随着保持放电的发光。
如上所述，在保持阶段I中，在分配给子区域的次数内，仅反复使在紧接的地址阶段(WIOD，WIEV，WI)设定于点亮状态的像素单元PC发光。
在子区域SF1～SF15中的每一个的电荷转移阶段MR中，奇数Y电极驱动器53把正极性的电荷转移脉冲MPYO连续反复施加给奇数行电极Y1、Y3、…、Yn。在电荷转移阶段MR中，奇数X电极驱动器51在与电荷转移脉冲MPYO相同的定时中，把正极性的电荷转移脉冲MPXO连续反复施加给奇数行电极X3、X5、…、Xn。在电荷转移阶段MR中，偶数X电极驱动器52把正极性的电荷转移脉冲MPXE施加给偶数行电极X2、X4、…、Xn-1，并且偶数Y电极驱动器54在与上述电荷转移脉冲MPXE相同的定时中，把正极性的电荷转移脉冲MPYE施加给偶数行电极Y2、Y4、…、Yn-1。每当施加电荷转移脉冲MPXO、MPYO、MPXE或MPYE时，就在已于紧接的保持阶段I中产生保持放电的像素单元PC的控制放电单元C2内产生放电。根据该放电，如图6所示，在与控制放电单元C2成对的显示放电单元C1内产生的壁电荷通过间隙r移动到控制放电单元C2。
这样，在电荷转移阶段MR中，通过使已在紧接的保持阶段I中产生保持放电的像素单元PC的控制放电单元C2放电，使已形成在显示放电单元C1内的壁电荷移动到控制放电单元C2。
在最后子区域SF15的擦除阶段E中，奇数X电极驱动器51、偶数X电极驱动器52、奇数Y电极驱动器53、偶数Y电极驱动器54和地址驱动器55把正极性的擦除脉冲施加给所有行电极X和Y(未示出)。作为对施加擦除脉冲的回应，在残留有壁电荷的所有控制放电单元C2内产生擦除放电，从而擦除壁电荷。
根据使用图13至图16所示的选择性擦除地址方法的驱动操作，仅在子区域SF1～SF15中的子区域SF1的奇数行复位阶段ROD和偶数行复位阶段REV中存在能够把像素单元PC从熄灭状态转变为点亮状态的机会。也就是说，当在子区域SF1～SF15中的一个子区域内产生擦除地址放电时，一旦像素单元PC被设定在熄灭状态，该像素单元PC就决不会在随后的子区域中返回到点亮状态。根据基于图13所示的16种类型的像素驱动数据GD的驱动操作，在与要表示的亮度对应的期间内连续的各自子区域中，把各自像素单元PC设定在点亮状态。在产生擦除地址放电(由黑色圆形表示)之前，在各子区域的保持阶段I中连续进行保持放电发光(由白色圆形表示)。
根据上述驱动操作，与在一个区域的期间内产生的放电总和对应的亮度是可见的。也就是说，根据与图13所示的第1至第16灰度驱动对应的16种类型的发光驱动图案，可表示与在由白色圆形表示的子区域中产生的保持放电总次数对应的16灰度的中等亮度。
在此情况下，即使在使用上述选择性擦除地址方法的驱动操作中，也在显示放电单元C1中产生与显示图像有关的保持放电，而在控制放电单元C2内产生与显示图像无关的伴随有发光的复位放电、起动放电和地址放电。因此，由于伴随着复位放电、起动放电和地址放电的放电光由仅形成在控制放电单元C2内的扩增电介质层12遮挡，因而可增强显示图像的对比度，尤其是暗对比度。
即使在使用选择性擦除地址方法的驱动操作中，也在控制放电单元C2内的透明电极Xa和Ya之间产生起动放电，并且也在列电极D和透明电极Ya之间产生复位放电和地址放电。由于在与控制放电单元C2成对的显示放电单元C1附近的位置产生起动放电，因而可容易使放电从控制放电单元C2扩展到显示放电单元C1。然而，由于复位放电和地址放电是在比产生起动放电的位置更远离与控制放电单元C2成对的显示放电单元C1的位置产生的，因而伴随着复位放电和地址放电而流入显示放电单元C1内的紫外线的流量减少，从而抑制暗对比度的减少。
权利要求
1.一种用于根据基于输入图像信号的各像素的像素数据来显示图像的显示器，该显示器包括显示板，其具有前基板和后基板，前基板和后基板布置在对置位置，用于在两者之间设置放电空间；多个行电极对，其设置在前基板的内表面；多个列电极，其采用与行电极对交叉的方式布置在后基板的内表面；以及发光区域，其形成在行电极对与列电极的各交叉部，各发光区域均由第一放电单元和第二放电单元组成，第一放电单元包括各自行电极对在放电空间内以第一放电间隙相互对置的部分，第二放电单元包括在前基板侧设置光吸收层、并且行电极对中的一个行电极和与上述行电极对邻近的行电极对中的另一行电极以第二放电间隙相互对置的部分，以及地址装置，用于通过把基于像素数据的像素数据脉冲施加给各自列电极，同时把扫描脉冲施加给第二放电单元内的各自行电极中距第一放电单元的距离较长的行电极，在第二放电单元内选择性产生地址放电，从而把第二放电单元设定在点亮状态或熄灭状态。
2.根据权利要求1所述的显示器，该显示器还包括起动扩展装置，用于通过把起动脉冲交替地施加给第二放电单元内的各自行电极，以便仅在处于点亮状态的第二放电单元内产生起动放电，来把放电扩展到第一放电单元，以便把第一放电单元设定在点亮状态，以及保持装置，用于把保持脉冲交替地反复施加给第一放电单元内的各自行电极，以便仅在处于点亮状态的第一放电单元内产生保持放电。
3.根据权利要求1所述的显示器，其中，第二放电间隙形成在从第二放电单元内的各自行电极之间的中间位置朝第一放电单元偏离的位置。
4.根据权利要求1所述的显示器，其中，行电极对中的每一个均具有主体部，其在显示板的水平方向延伸；以及突起部，其在各单位发光区域内，在与水平方向垂直的方向从主体部突起，第一放电单元包括各自行电极对的突起部在放电空间内以第一间隙相互对置的部分，以及第二放电单元包括行电极对中的一个行电极的突起部和与上述行电极对邻近的行电极对中的另一行电极的突起部在放电空间内以第二间隙对置的部分。
5.根据权利要求1所述的显示器，其中，在显示板的水平方向邻近的各自第二放电单元的放电空间相互封闭，并且在显示板的水平方向邻近的各自第一放电单元的放电空间相互连通。
6.根据权利要求1所述的显示器，其中，在发光区域中，第一放电单元通过形成在后基板的内表面的隔壁与第二放电单元隔开，并且第一放电单元的放电空间通过隔壁和前基板之间的间隙与第二放电单元的放电空间连通。
7.根据权利要求1所述的显示器，其中，通过放电来发光的荧光体层仅形成在第一放电单元内。
8.根据权利要求1所述的显示器，其中，第二电子发射层形成在第二放电单元内的后基板上。
9.根据权利要求1所述的显示器，该显示器还包括复位装置，用于在地址放电之前，通过在第二放电单元内的各自行电极中距第一放电单元的距离较长的行电极与列电极之间施加复位脉冲以使列电极处于较低电位，在所有发光区域的第二放电单元内产生复位放电。
10.根据权利要求9所述的显示器，其中，复位装置采用时间差进行要在属于显示板中的奇数显示行的各自第二放电单元内产生的复位放电，以及要在属于显示板中的偶数显示行的各自第二放电单元内产生的复位放电。
11.根据权利要求1所述的显示器，其中，地址装置采用时间差进行要在属于显示板中的奇数显示行的各自第二放电单元内产生的地址放电，以及要在属于显示板中的偶数显示行的各自第二放电单元内产生的地址放电。
12.根据权利要求2或权利要求9所述的显示器，其中，复位脉冲在上升期间和下降期间中，具有转移水平比保持脉冲低的波形。
13.根据权利要求2所述的显示器，该显示器包括擦除装置，用于通过在保持放电完成后把擦除脉冲施加给各自行电极对，在第一放电单元内产生擦除放电。
14.根据权利要求2所述的显示器，该显示器包括电荷转移装置，用于通过在保持放电完成后，在第二放电单元内的各自行电极中的一个行电极和与上述行电极邻近的行电极对中的另一行电极之间施加电荷转移脉冲，并仅使与已产生保持放电的第一放电单元成对的第二放电单元放电，把壁电荷从第一放电单元移动到第二放电单元。
15.一种用于根据基于输入图像信号的各像素的像素数据来驱动显示板的驱动方法，该显示板具有前基板和后基板，前基板和后基板布置在对置位置，用于在两者之间设置放电空间；多个行电极对，其设置在前基板的内表面；多个列电极，其采用与行电极对交叉的方式布置在后基板的内表面；以及发光区域，其形成在行电极对与列电极的各交叉部，各发光区域均由第一放电单元和第二放电单元组成，第一放电单元包括各自行电极对在放电空间内以第一放电间隙相互对置的部分，第二放电单元包括在前基板侧设置光吸收层、并且行电极对中的一个行电极和与上述行电极对邻近的行电极对中的另一行电极以第二放电间隙相互对置的部分，该方法包括地址阶段，用于通过把基于像素数据的像素数据脉冲施加给各自列电极，同时把扫描脉冲施加给第二放电单元内的各自行电极中距第一放电单元的距离较长的行电极，在第二放电单元内选择性产生地址放电，从而把第二放电单元设定在点亮状态或熄灭状态；起动扩展阶段，用于通过把起动脉冲交替地施加给第二放电单元内的各自行电极，以便仅在处于点亮状态的第二放电单元内产生起动放电，来把放电扩展到第一放电单元，以便把第一放电单元设定在点亮状态，以及保持阶段，用于把保持脉冲交替地反复施加给第一放电单元内的各自行电极，以便仅在处于点亮状态的第一放电单元内产生保持放电。
16.根据权利要求15所述的显示板驱动方法，其中，第二放电间隙形成在从第二放电单元内的各自行电极之间的中间位置朝第一放电单元偏离的位置。
17.根据权利要求15所述的显示板驱动方法，其中，行电极对中的每一个均具有主体部，其在显示板的水平方向延伸；以及突起部，其在各单位发光区域内，在与水平方向垂直的方向从主体部突起，第一放电单元包括各自行电极对的突起部在放电空间内以第一间隙相互对置的部分，以及第二放电单元包括行电极对中的一个行电极的突起部和与上述行电极对邻近的行电极对中的另一行电极的突起部在放电空间内以第二间隙对置的部分。
18.根据权利要求15所述的显示板驱动方法，其中，在显示板的水平方向邻近的各自第二放电单元的放电空间相互封闭，并且在显示板的水平方向邻近的各自第一放电单元的放电空间相互连通。
19.根据权利要求15所述的显示板驱动方法，其中，在发光区域中，第一放电单元通过形成在后基板的内表面的隔壁与第二放电单元隔开，并且第一放电单元的放电空间通过隔壁和前基板之间的间隙与第二放电单元的放电空间连通。
20.根据权利要求15所述的显示板驱动方法，其中，通过放电来发光的荧光体层仅形成在第一放电单元内。
21.根据权利要求15所述的显示板驱动方法，其中，第二电子发射层形成在第二放电单元内的后基板上。
22.根据权利要求15所述的显示板驱动方法，该显示板驱动方法还包括复位阶段，用于在地址阶段之前，通过在第二放电单元内的各自行电极中距第一放电单元的距离较长的行电极与列电极之间施加复位脉冲以使列电极处于较低电位，在所有发光区域的第二放电单元内产生复位放电。
23.根据权利要求22所述的显示板驱动方法，其中，在复位阶段中，采用时间差执行奇数行复位阶段和偶数行复位阶段，奇数行复位阶段用于在属于显示板中的奇数显示行的各自第二放电单元内产生复位放电，偶数行复位阶段用于在属于显示板中的偶数显示行的各自第二放电单元内产生复位放电。
24.根据权利要求15所述的显示板驱动方法，其中，在地址阶段中，采用时间差执行奇数行地址阶段和偶数行地址阶段，奇数行地址阶段用于在属于显示板中的奇数显示行的各自第二放电单元内产生地址放电，偶数行地址阶段用于在属于显示板中的偶数显示行的各自第二放电单元内产生地址放电。
25.根据权利要求15或权利要求22所述的显示板驱动方法，其中，复位脉冲在上升期间和下降期间中，具有转移水平比保持脉冲低的波形。
26.根据权利要求15所述的显示板驱动方法，该显示板驱动方法包括擦除阶段，用于通过在保持阶段的保持放电完成后把擦除脉冲施加给各自行电极对，在第一放电单元内产生擦除放电。
27.根据权利要求15所述的显示板驱动方法，该显示板驱动方法包括电荷转移阶段，用于通过在保持阶段的保持放电完成后，在第二放电单元内的各自行电极中的一个行电极和与上述行电极邻近的行电极对中的另一行电极之间施加电荷转移脉冲，并仅使与已产生保持放电的第一放电单元成对的第二放电单元放电，把壁电荷从第一放电单元移动到第二放电单元。
全文摘要
一种能够提高暗对比度的显示器和显示板驱动方法。该显示板具有发光区域，其形成在多个行电极对与多个列电极的各交叉部，各发光区域均具有第一放电单元和第二放电单元，第一放电单元包括各自行电极对在放电空间内以预定放电间隙相互对置的部分，第二放电单元包括设置光吸收层、并且行电极对中的一个行电极和与该行电极对邻近的行电极对中的另一行电极以预定放电间隙相互对置的部分，在驱动该显示板时，通过把基于输入图像信号的像素数据脉冲施加给各自列电极，同时把扫描脉冲施加给第二放电单元内的各自行电极中距第一放电单元的距离较长的行电极，在第二放电单元内产生地址放电，以便把第二放电单元设定在点亮状态或熄灭状态。
文档编号G09G3/28GK1497644SQ2003101000
公开日2004年5月19日 申请日期2003年10月8日 优先权日2003年10月8日
发明者矢作和男, 北川满志, 三枝信彦, 岩冈繁, 德永勉, 铃江亮, 彦, 志 申请人:先锋株式会社, 日本先锋显示器产品股份有限公司